-
公开(公告)号：CN108062085B
公开(公告)日：2020-05-22
申请号：CN201711113217.3
申请日：2017-11-13
申请人： 北京全路通信信号研究设计院集团有限公司
IPC分类号： G05B23/02
摘要： 本发明公开了一种控制方法，包括：以预定周期由第一设备和第二设备分别接收数据；由第一设备和第二设备分别对各自接收到的数据进行通信层校验；第一设备将通过其所进行的通信层校验的数据中的第一预定数据包存入同步交换单元，并且第二设备将通过其所进行的通信层校验的数据中的第二预定数据包存入同步交换单元；由第一设备选择第一预定数据包和第二预定数据包两者中满足预定条件的数据包，并且由第二设备选择第二预定数据包和第一预定数据包两者中满足预定条件的数据包；第一设备和第二设备分别对各自所选择的满足预定条件的数据包进行应用层校验；第一设备和第二设备分别对各自通过应用层校验的数据包进行解析。
-
公开(公告)号：CN110413562A
公开(公告)日：2019-11-05
申请号：CN201910563155.9
申请日：2019-06-26
申请人： 北京全路通信信号研究设计院集团有限公司
IPC分类号： G06F15/173
摘要： 本发明涉及一种具有自适应功能的同步系统和方法，包括同步装置和处理器，所述同步装置包括控制模块、缓存模块、同步数据比较模块、接口模块和自适应传输模块，所述同步装置可应用于多处理器平台的安全计算机平台中。本发明能够实现数据交换，缓解了处理器运算资源的压力，降低了管理软件的复杂度，从而提高了处理器的运算速度，提升了安全计算机系统的性能。同时通过同步装置内部的自适应传输模块选择合适的传输路径，有效提高不同规模同步数据的传输效率和灵活性，提高传输服务质量和速度。
-
公开(公告)号：CN108111261A
公开(公告)日：2018-06-01
申请号：CN201711107347.6
申请日：2017-11-10
申请人： 北京全路通信信号研究设计院集团有限公司
CPC分类号： H04L1/1607 , B61L1/188 , B61L27/0005 , B61L27/0038 , B61L27/0077
摘要： 本发明公开了一种搜索矩阵生成方法，包括：步骤S11，接收至少一个应答器报文；步骤S12，根据预定规则确定报文表索引参数，并将所接收到的应答器报文写入报文表中所述报文表索引参数所对应的位置；步骤S13，根据所接收到的应答器报文的预定内容确定搜索矩阵索引参数，并且将所述报文表索引参数写入搜索矩阵中所述搜索矩阵索引参数对应的位置。
-
公开(公告)号：CN108062085A
公开(公告)日：2018-05-22
申请号：CN201711113217.3
申请日：2017-11-13
申请人： 北京全路通信信号研究设计院集团有限公司
IPC分类号： G05B23/02
摘要： 本发明公开了一种控制方法，包括：以预定周期由第一设备和第二设备分别接收数据；由第一设备和第二设备分别对各自接收到的数据进行通信层校验；第一设备将通过其所进行的通信层校验的数据中的第一预定数据包存入同步交换单元，并且第二设备将通过其所进行的通信层校验的数据中的第二预定数据包存入同步交换单元；由第一设备选择第一预定数据包和第二预定数据包两者中满足预定条件的数据包，并且由第二设备选择第二预定数据包和第一预定数据包两者中满足预定条件的数据包；第一设备和第二设备分别对各自所选择的满足预定条件的数据包进行应用层校验；第一设备和第二设备分别对各自通过应用层校验的数据包进行解析。
-
公开(公告)号：CN105292187A
公开(公告)日：2016-02-03
申请号：CN201510677406.8
申请日：2015-10-19
申请人： 北京全路通信信号研究设计院集团有限公司
摘要： 本申请公开了一种应答器逻辑控制装置，包括分频模块、功能选通模块、FSK通道模块、PSK通道模块和PSK解码调制模块，分频模块分别与功能选通模块、FSK通道模块、PSK通道模块和PSK解码调制模块连接，功能选通模块分别与FSK通道模块、PSK通道模块和PSK解码调制模块连接，PSK通道模块和PSK解码调制模块连接。本发明中，FSK通道模块和PSK通道模块能够分别在分频模块的输入频率的驱动下，完成各自对应通道报文的数据处理，即本发明采用了功能独立和通道独立的设计原则，因此，可以有效避免了因电气特性紊乱而导致FSK通道报文和PSK通道报文发生串扰的情况，从而大大提高了应答器逻辑控制装置的可靠性。
-
公开(公告)号：CN110971341B
公开(公告)日：2022-09-09
申请号：CN201911039086.8
申请日：2019-10-29
申请人： 北京全路通信信号研究设计院集团有限公司
IPC分类号： H04L1/00
摘要： 本发明涉及一种DBPL码硬件解码方法及系统，所述解码方法包括：延时原始DBPL码获得延时DBPL码，异或运算输出DBPL码边沿脉冲信号，单稳态电路触发输出与DBPL码同频率方波，输出与DBPL码同步的解码数据；一种DBPL码硬件解码系统，所述解码系统包括：输入模块、施密特触发器、异或门、单稳态触发器和D触发器。本发明的DBPL码硬件解码方法及系统通过设置3个D触发器进行单稳态信号转化，产生与DBPL码同步的解码数据，无需外部时钟源，即可保证解码输出信号与DBPL码输入信号严格同步，提高了解码系统的可靠性。
-
公开(公告)号：CN108111261B
公开(公告)日：2021-02-02
申请号：CN201711107347.6
申请日：2017-11-10
申请人： 北京全路通信信号研究设计院集团有限公司
摘要： 本发明公开了一种搜索矩阵生成方法，包括：步骤S11，接收至少一个应答器报文；步骤S12，根据预定规则确定报文表索引参数，并将所接收到的应答器报文写入报文表中所述报文表索引参数所对应的位置；步骤S13，根据所接收到的应答器报文的预定内容确定搜索矩阵索引参数，并且将所述报文表索引参数写入搜索矩阵中所述搜索矩阵索引参数对应的位置。
-
公开(公告)号：CN110971341A
公开(公告)日：2020-04-07
申请号：CN201911039086.8
申请日：2019-10-29
申请人： 北京全路通信信号研究设计院集团有限公司
IPC分类号： H04L1/00
摘要： 本发明涉及一种DBPL码硬件解码方法及系统，所述解码方法包括：延时原始DBPL码获得延时DBPL码，异或运算输出DBPL码边沿脉冲信号，单稳态电路触发输出与DBPL码同频率方波，输出与DBPL码同步的解码数据；一种DBPL码硬件解码系统，所述解码系统包括：输入模块、施密特触发器、异或门、单稳态触发器和D触发器。本发明的DBPL码硬件解码方法及系统通过设置3个D触发器进行单稳态信号转化，产生与DBPL码同步的解码数据，无需外部时钟源，即可保证解码输出信号与DBPL码输入信号严格同步，提高了解码系统的可靠性。
-
公开(公告)号：CN110932752A
公开(公告)日：2020-03-27
申请号：CN201911039017.7
申请日：2019-10-29
申请人： 北京全路通信信号研究设计院集团有限公司
摘要： 本发明公开了一种应答器有源模块时钟提取方法及装置，所述方法包括如下步骤：获取原始DBPL码，获取延迟DBPL码；将原始DBPL码与延迟DBPL码进行异或运算，形成DBPL码脉冲信号，提取上升沿和下降沿信息，形成边沿检测脉冲信号；对边沿检测脉冲信号分别进行不可重复触发的脉冲扩展和可重复触发的脉冲扩展，形成单稳态信号S_A和单稳态信号S_B；由单稳态信号S_A的下降沿触发，产生时钟信号CLK_A；由单稳态信号S_B的下降沿触发，产生时钟信号CLK_B；对时钟信号CLK_A和时钟信号CLK_B进行或运算，形成占空比为50％的均匀时钟信号CLK。本发明提高了应答器的稳定性和抗干扰能力。
-
公开(公告)号：CN108657235A
公开(公告)日：2018-10-16
申请号：CN201810392455.0
申请日：2018-04-27
申请人： 北京全路通信信号研究设计院集团有限公司
摘要： 本发明公开了一种MATC(磁浮列车自动控制系统，Maglev Automatic Train Control)制式城轨道岔区段状态检测方法，包括道岔区段采集处理及车列跟踪处理两个步骤。针对MATC制式城轨道岔梁不具备安装计轴磁头，导致渡线道岔不都处于定位时，无法满足三点检查进行正常解锁的问题，本发明在道岔区段采集处理步骤对渡线道岔区段结合处理，渡线中道岔不都为定位时，使渡线中各道岔区段状态一致；在车列跟踪处理步骤，若渡线中道岔处于反位时，将渡线中道岔区段结合成一个区段，通过查找其后方区段和前方区段，从而具备三点检查条件，解决排列道岔反位的进路区段无法正常解锁问题，保证了列车安全、有序的通过道岔。
-
-
-
-
-
-
-
-
-
搜索结果
28 条记录 (耗时 0.057 秒)
