-
公开(公告)号：CN116386687B
公开(公告)日：2024-03-19
申请号：CN202310364014.0
申请日：2023-04-07
申请人： 北京大学
摘要： 本发明提供了一种平衡电压降影响的存储器阵列，包括一个m行的存储器阵列，分为a个“子块”，每个“子块”内有#imgabs0#行的存储单元；编号为{1，3，5，…，a‑1}的子块定义为“奇数子块”，编号为{2，4，6，…，a}的子块定义为“偶数子块”；“奇数子块”中的存储单元从上到下编号为1、2、3、…、#imgabs1#“偶数子块”中的存储单元从上到下编号为#imgabs2#…、3、2、1；选取所有“奇数子块”和“偶数子块”中编号相同的存储单元组成存储器阵列的子阵列，依次开启子阵列进行计算，每个“子阵列”中所有行器件连到底部模数转换器的总电阻和相等；有效平衡存储器阵列每次计算中的电压降影响，降低存储器阵列向量矩阵乘法计算的偏差。
-
-
公开(公告)号：CN115563452A
公开(公告)日：2023-01-03
申请号：CN202211271844.0
申请日：2022-10-18
申请人： 北京大学
摘要： 本发明提供一种调节随机比特流概率的方法，属于新型存储与计算技术领域。本发明基于阻变‑选择特性为一体的器件，将器件的选择特性中开启的延迟时间作随机源，在一定脉冲条件下产生的原始随机比特流，通过在此脉冲条件下随机插入reset‑set脉冲对，可实现对随机比特流中“1”的概率的可控的线性调节。相较于传统的调节概率的方式，本发明突破了其依赖脉冲幅值和脉宽调节随机比特流概率的局限，可实现大范围概率内的线性调节，有利于降低延时与功耗。
-
公开(公告)号：CN116386687A
公开(公告)日：2023-07-04
申请号：CN202310364014.0
申请日：2023-04-07
申请人： 北京大学
摘要： 本发明提供了一种平衡电压降影响的存储器阵列，包括一个m行的存储器阵列，分为a个“子块”，每个“子块”内有行的存储单元；编号为{1，3，5，…，a‑1}的子块定义为“奇数子块”，编号为{2，4，6，…，a}的子块定义为“偶数子块”；“奇数子块”中的存储单元从上到下编号为1、2、3、…、“偶数子块”中的存储单元从上到下编号为…、3、2、1；选取所有“奇数子块”和“偶数子块”中编号相同的存储单元组成存储器阵列的子阵列，依次开启子阵列进行计算，每个“子阵列”中所有行器件连到底部模数转换器的总电阻和相等；有效平衡存储器阵列每次计算中的电压降影响，降低存储器阵列向量矩阵乘法计算的偏差。
-
公开(公告)号：CN115688891A
公开(公告)日：2023-02-03
申请号：CN202211422830.4
申请日：2022-11-15
申请人： 北京大学
摘要： 本发明提出了一种可塑神经元电路及其应用，属于半导体、人工智能和神经形态计算技术领域。本发明将忆阻器件和易失器件叠加构成顶电极、易失层、非易失层、低电极叠层器件，该叠层器件作为LIF型脉冲神经元，该脉冲神经元串联一个电阻或者晶体管充当神经元的细胞膜的泄露电阻，随后与寄生电容连接，该寄生电容作为充电电容与电压源共同完成神经元激励。本发明通过改变非易失层电阻来调节神经元可塑性。器件结构和调控方式都比较简单，而且功耗较低，对未来的神经形态芯片的研究有着重要意义。
-
公开(公告)号：CN113964121A
公开(公告)日：2022-01-21
申请号：CN202111208889.9
申请日：2021-10-18
申请人： 北京大学
IPC分类号： H01L27/085 , G06N3/063
摘要： 本发明公布了一种适用于树突网络硬件的跨导可变场效应晶体管阵列及应用，属于半导体集成电路技术领域。本发明基于单个跨导可变场效应晶体管实现存储变量与两个输入变量的三元素乘法，并基于互补器件阵列实现了树突网络核心算法的映射。相比于利用神经元激活电路实现非线性变换的传统神经网络硬件，本发明利用器件的本征非线性实现非线性变换，有效降低了设计复杂性，优化了系统外围电路的面积和功耗，对高性能人工智能计算系统的设计具有重要意义。
-
-
-
-
-
搜索结果
6 条记录 (耗时 0.017 秒)