-
公开(公告)号：CN108831928A
公开(公告)日：2018-11-16
申请号：CN201810634017.0
申请日：2018-06-20
Applicant: 北京大学
Abstract: 本发明公开了一种二维半导体材料负电容场效应晶体管及其制备方法，采用二维合金半导体材料HfZrSe2作为沟道材料，使之表面在空气中氧化生成HfZrO2，再通过退火得到具有铁电性的HfZrO2介质层，并在其上方淀积一层高k栅介质层，形成混合结构的栅介质。这样的器件结构不仅可以获得良好的栅介质和沟道二维半导体材料界面，减小界面态对亚阈特性的恶化，有利于获得超陡的亚阈斜率，同时，上层的高k栅介质能够保护下方的铁电特性的HfZrO2介质，使其和空气隔绝，使得器件的稳定性大大提高。本发明器件制备工艺简单，可实现大规模生产。
-
公开(公告)号：CN108807553A
公开(公告)日：2018-11-13
申请号：CN201810634014.7
申请日：2018-06-20
Applicant: 北京大学
IPC: H01L29/861 , H01L21/34
Abstract: 本发明公开了一种基于二维半导体材料的同质PN结及其制备方法。两种功函数不同的半导体材料垂直堆叠时，电子会从费米能级较高的二维半导体材料向费米能级较低的材料进行转移，从而对费米能级较低的半导体材料产生N型掺杂，对费米能级较高的半导体材料产生P型掺杂。本发明利用这种掺杂方法在二维半导体材料中形成同质的突变PN结，同时不会在禁带中引入带尾，对于电子器件应用具有十分重要的意义；且该掺杂方法不存在由于离子碰撞产生的晶格损伤，同时稳定性大幅提升，制备工艺简单，易于推广到大规模生产。
-
公开(公告)号：CN108807553B
公开(公告)日：2020-07-28
申请号：CN201810634014.7
申请日：2018-06-20
Applicant: 北京大学
IPC: H01L29/861 , H01L21/34
Abstract: 本发明公开了一种基于二维半导体材料的同质PN结及其制备方法。两种功函数不同的半导体材料垂直堆叠时，电子会从费米能级较高的二维半导体材料向费米能级较低的材料进行转移，从而对费米能级较低的半导体材料产生N型掺杂，对费米能级较高的半导体材料产生P型掺杂。本发明利用这种掺杂方法在二维半导体材料中形成同质的突变PN结，同时不会在禁带中引入带尾，对于电子器件应用具有十分重要的意义；且该掺杂方法不存在由于离子碰撞产生的晶格损伤，同时稳定性大幅提升，制备工艺简单，易于推广到大规模生产。
-
公开(公告)号：CN109300911A
公开(公告)日：2019-02-01
申请号：CN201811056234.2
申请日：2018-09-11
Applicant: 北京大学
Abstract: 本发明公开了一种基于二维半导体异质结的与/或逻辑门电路及其实现和制备方法。利用两个具有单向导电性的二维半导体异质PN结并联，再配合固定电阻，即可以实现与/或逻辑功能。通过栅压的改变调节二维半导体异质结的单向导电性的方向，实现从PN结到NP结的变化。当二维半导体异质结处于不同的单向导电的方向时，能够分别实现与逻辑功能，或逻辑功能，即通过改变栅压，可以实现与/或逻辑的转变。本发明器件制备工艺简单，电路实现容易，大大降低电路面积，可实现大规模集成。
-
公开(公告)号：CN109300911B
公开(公告)日：2020-11-27
申请号：CN201811056234.2
申请日：2018-09-11
Applicant: 北京大学
Abstract: 本发明公开了一种基于二维半导体异质结的与/或逻辑门电路及其实现和制备方法。利用两个具有单向导电性的二维半导体异质PN结并联，再配合固定电阻，即可以实现与/或逻辑功能。通过栅压的改变调节二维半导体异质结的单向导电性的方向，实现从PN结到NP结的变化。当二维半导体异质结处于不同的单向导电的方向时，能够分别实现与逻辑功能，或逻辑功能，即通过改变栅压，可以实现与/或逻辑的转变。本发明器件制备工艺简单，电路实现容易，大大降低电路面积，可实现大规模集成。
-
Patent Agency Ranking
公开(公告)号：CN108831928B
公开(公告)日：2020-07-28
申请号：CN201810634017.0
申请日：2018-06-20
Applicant: 北京大学
Abstract: 本发明公开了一种二维半导体材料负电容场效应晶体管及其制备方法，采用二维合金半导体材料HfZrSe2作为沟道材料，使之表面在空气中氧化生成HfZrO2，再通过退火得到具有铁电性的HfZrO2介质层，并在其上方淀积一层高k栅介质层，形成混合结构的栅介质。这样的器件结构不仅可以获得良好的栅介质和沟道二维半导体材料界面，减小界面态对亚阈特性的恶化，有利于获得超陡的亚阈斜率，同时，上层的高k栅介质能够保护下方的铁电特性的HfZrO2介质，使其和空气隔绝，使得器件的稳定性大大提高。本发明器件制备工艺简单，可实现大规模生产。
-
公开(公告)号：CN107248530B
公开(公告)日：2019-09-13
申请号：CN201710452796.8
申请日：2017-06-15
Applicant: 北京大学
IPC: H01L29/66 , H01L21/331
Abstract: 本发明公开了一种二维材料/半导体异质结垂直隧穿场效应晶体管及制备方法，通过能带设计使得关态时该器件形成交错式能带结构，即二维材料和半导体材料之间不存在隧穿窗口，能获得极低的关态电流。施加栅压能够调控二维材料/半导体异质结处的能带对准方式，使得器件在开态时形成错层式能带结构，有效隧穿势垒高度为负值，同时，载流子从源区隧穿到沟道区，能够实现直接隧穿，可以获得大的开态电流。该器件采用高掺杂的三维半导体材料作为源区材料，其与金属源电极等势，同时由于二维材料的厚度超薄，栅压可调控二维材料以及二维材料/半导体异质结界面处的能带，所以可获得理想的栅控能力。本发明制备工艺简单，与传统的半导体工艺兼容性大。
-
公开(公告)号：CN107248530A
公开(公告)日：2017-10-13
申请号：CN201710452796.8
申请日：2017-06-15
Applicant: 北京大学
IPC: H01L29/66 , H01L21/331
Abstract: 本发明公开了一种二维材料/半导体异质结垂直隧穿场效应晶体管及制备方法，通过能带设计使得关态时该器件形成交错式能带结构，即二维材料和半导体材料之间不存在隧穿窗口，能获得极低的关态电流。施加栅压能够调控二维材料/半导体异质结处的能带对准方式，使得器件在开态时形成错层式能带结构，有效隧穿势垒高度为负值，同时，载流子从源区隧穿到沟道区，能够实现直接隧穿，可以获得大的开态电流。该器件采用高掺杂的三维半导体材料作为源区材料，其与金属源电极等势，同时由于二维材料的厚度超薄，栅压可调控二维材料以及二维材料/半导体异质结界面处的能带，所以可获得理想的栅控能力。本发明制备工艺简单，与传统的半导体工艺兼容性大。
-
公开(公告)号：CN108565288B
公开(公告)日：2020-06-02
申请号：CN201810634016.6
申请日：2018-06-20
Applicant: 北京大学
IPC: H01L29/78 , H01L29/49 , H01L21/336
Abstract: 本发明公开了一种基于二维半导体材料的陡亚阈器件及其制备方法，在器件源区和沟道区之间插入由两种不同电子亲和势的纳米厚度的二维半导体材料重复堆垛形成的超晶格结构，构成能量窗口。当器件处于关态时，高于能量窗口的载流子被截断，无法进入沟道当中，可以获得超低泄漏电流。在施加栅压的过程中，势垒逐渐降低，源区位于能量窗口内的载流子可以通过窗口进入沟道，被漏端收集形成电流，可以获得小于60mV/dec的亚阈值斜率。当器件处于开态时，栅压可以调控二维半导体材料之间的能带对准方式，降低源区和超晶格之间势垒高度，相比传统的三维半导体材料构成的超晶格陡亚阈器件来讲，可以获得更高的开态电流。该器件制备工艺简单，具备大规模生产能力。
-
公开(公告)号：CN107104140B
公开(公告)日：2019-09-13
申请号：CN201710454662.X
申请日：2017-06-15
Applicant: 北京大学
IPC: H01L29/739 , H01L21/331
Abstract: 本发明公开了一种基于二维材料/半导体异质结的隧穿场效应晶体管及其制备方法。通过能带设计使得关态时该器件形成交错式能带结构，即二维材料和半导体材料之间不存在隧穿窗口，能够获得极低的关态电流。施加栅压能够调控二维材料/半导体异质结处的能带对准方式，使得器件在开态时形成错层式能带结构，有效隧穿势垒高度为负值；同时，载流子从源区隧穿到沟道区，能够实现直接隧穿，可获得大的开态电流。该器件采用高掺杂的三维半导体材料作为源区材料，其与金属源电极等势，同时由于二维材料的厚度超薄，栅压可调控二维材料以及二维材料/半导体异质结界面处的能带，可获得理想的栅控能力。本发明工艺简单，与传统的半导体工艺兼容性大。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.014 seconds)
