一种FPGA输入输出模块的内建自测试方法

    公开(公告)号:CN101551439B

    公开(公告)日:2012-02-29

    申请号:CN200910078274.1

    申请日:2009-02-24

    IPC分类号: G01R31/3185 G01R31/3187

    摘要: 一种FPGA输入输出模块的内建自测试方法,先将FPGA中所有输入输出模块均配置为双向IO缓冲器作为待测电路,FPGA器件中间部分的逻辑资源配置成测试向量产生电路,IO缓冲器周围的逻辑资源配置成扫描链结构的输出响应分析电路,测试时,由测试向量产生电路产生伪随机穷举测试向量向每个待测电路施加测试图形;测试向量施加完成后,启动输出响应分析电路的扫描链工作,输出响应分析电路在测试时钟的控制下输出输入输出模块本次配置的内建自测试结果,直到测试覆盖输入输出模块内部的所有资源。本发明中简化了内建自测试结果取回方式,减少了测试配置次数,在保障100%的测试覆盖率前提下,降低了测试成本,提高了测试效率。

    一种FPGA输入输出模块的内建自测试方法

    公开(公告)号:CN101551439A

    公开(公告)日:2009-10-07

    申请号:CN200910078274.1

    申请日:2009-02-24

    IPC分类号: G01R31/3185 G01R31/3187

    摘要: 一种FPGA输入输出模块的内建自测试方法,先将FPGA中所有输入输出模块均配置为双向IO缓冲器作为待测电路,FPGA器件中间部分的逻辑资源配置成测试向量产生电路,IO缓冲器周围的逻辑资源配置成扫描链结构的输出响应分析电路,测试时,由测试向量产生电路产生伪随机穷举测试向量向每个待测电路施加测试图形;测试向量施加完成后,启动输出响应分析电路的扫描链工作,输出响应分析电路在测试时钟的控制下输出输入输出模块本次配置的内建自测试结果,直到测试覆盖输入输出模块内部的所有资源。本发明中简化了内建自测试结果取回方式,减少了测试配置次数,在保障100%的测试覆盖率前提下,降低了测试成本,提高了测试效率。