公开(公告)号：CN109358992A

公开(公告)日：2019-02-19

申请号：CN201811082056.0

申请日：2018-09-17

申请人： 北京时代民芯科技有限公司 ,  北京微电子技术研究所

发明人： 陈雷 ,  李明哲 ,  张彦龙 ,  李学斌 ,  祁逸 ,  张帆 ,  李琦 ,  刘进

IPC分类号： G06F11/22

摘要： 一种基于部分可重配技术和排列算法的FPGA测试方法，包括如下步骤：步骤一、基于FPGA测试所需的配置文件，利用排列算法对FPGA测试所需的配置文件进行排序，获得排序后的FPGA测试所需的配置文件序列；步骤二、利用部分可重配文件序列产生算法处理步骤一中排序后的FPGA测试所需的配置文件序列，获得FPGA测试所需的部分可重配文件序列；步骤三、利用FPGA配置电路将步骤二中FPGA测试所需的部分可重配文件序列下载到被测FPGA中进行测试。该方法可以有效减少配置文件的大小，缩短FPGA的测试时间。

公开(公告)号：CN109358992B

公开(公告)日：2022-05-13

申请号：CN201811082056.0

申请日：2018-09-17

申请人： 北京时代民芯科技有限公司 ,  北京微电子技术研究所

发明人： 陈雷 ,  李明哲 ,  张彦龙 ,  李学斌 ,  祁逸 ,  张帆 ,  李琦 ,  刘进

IPC分类号： G06F11/22

摘要： 一种基于部分可重配技术和排列算法的FPGA测试方法，包括如下步骤：步骤一、基于FPGA测试所需的配置文件，利用排列算法对FPGA测试所需的配置文件进行排序，获得排序后的FPGA测试所需的配置文件序列；步骤二、利用部分可重配文件序列产生算法处理步骤一中排序后的FPGA测试所需的配置文件序列，获得FPGA测试所需的部分可重配文件序列；步骤三、利用FPGA配置电路将步骤二中FPGA测试所需的部分可重配文件序列下载到被测FPGA中进行测试。该方法可以有效减少配置文件的大小，缩短FPGA的测试时间。