-
公开(公告)号：CN112596743B
公开(公告)日：2024-04-02
申请号：CN202011451796.4
申请日：2020-12-09
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： G06F8/61
摘要： 本发明涉及基于JTAG接口的军用FPGA通用重构电路，该重构电路设计有4个输入管脚、4个输出管脚，可分别与FPGA、CPLD、PROM的管脚连接，接收上位机指令，通过JTAG接口对链路中的FPGA、CPLD、PROM进行回读IDCODE操作，确定器件型号，根据上位机指令，通过JTAG接口对选中器件进行擦除、编程、回读、校验，通过本发明中的重构电路，实现设计产品装机后现场变更系统中FPGA、CPLD设计程序的目的，有效减少产品的外部接口，延长调试线缆的距离，提高装机产品的现场调试效率。
-
公开(公告)号：CN116226948A
公开(公告)日：2023-06-06
申请号：CN202211575217.6
申请日：2022-12-08
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
摘要： 本发明提供了一种SRAM型FPGA复杂IP核精准辐照评估方法，包括：(1)对重离子进行Geant4蒙特卡洛仿真；(2)对待测FPGA进行包含重离子物理特性的器件单元级TCAD仿真；(3)将仿真参数转化为spice网表，进行Pspice仿真；(4)将仿真所得敏感区域进行高精度激光试验；(5)对激光试验结果进行重离子效应修正，拟合重离子评估曲线。该方法通过软件仿真、激光细化、等效修正，对FPGA内复杂IP核进行精准辐照测试，实现对FPGA内嵌复杂IP核辐照效应精准评估。
-
公开(公告)号：CN116148565A
公开(公告)日：2023-05-23
申请号：CN202211706610.4
申请日：2022-12-29
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
摘要： 本发明提供了一种高可靠低成本的低压大电流器件单粒子测试系统，采用定时刷新机制搭建可靠单粒子测试系统，且无需外加程控电源等供电设备，实现低压大电流复杂器件的电压和电流实时监控。系统包括上位机、主控系统、待测器件电源系统、待测系统。上位机负责试验过程控制和试验结果显示。主控系统负责接受上位机操作指令，监控待测器件电源系统，完成电压和电流监测，并控制待测系统完成单粒子效应评估。待测器件电源系统，由可回读输出电压和电流的电路构成，完成待测器件的供电。主控系统监控待测器件电源系统的输出电压和电流并判定和记录单粒子翻转、单粒子锁定和单粒子功能中断等，最终完成待测低压大电流复杂器件的单粒子效应评估。
-
公开(公告)号：CN114968738A
公开(公告)日：2022-08-30
申请号：CN202210493910.2
申请日：2022-04-29
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
摘要： 一种FPGA高速串行收发器单粒子效应性能评估系统及方法，评估系统包括上位机、主控系统和待测系统。上位机负责试验过程控制和试验结果显示。主控系统负责接受上位机操作指令，控制待测系统完成单粒子效应评估。待测系统中FPGA，用部分暴露在粒子束下的方式，完成高速串行收发器单粒子试验。利用统计学方法定义单粒子翻转、可恢复单粒子功能中断和不可恢复单粒子功能中断，最终完成待测FPGA高速串行收发器的单粒子效应评估。本发明是一种系统级的单粒子效应评估方法，包含单粒子翻转、单粒子功能中断，有效的全面评估器件抗单粒子性能。
-
公开(公告)号：CN109358992A
公开(公告)日：2019-02-19
申请号：CN201811082056.0
申请日：2018-09-17
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： G06F11/22
摘要： 一种基于部分可重配技术和排列算法的FPGA测试方法，包括如下步骤：步骤一、基于FPGA测试所需的配置文件，利用排列算法对FPGA测试所需的配置文件进行排序，获得排序后的FPGA测试所需的配置文件序列；步骤二、利用部分可重配文件序列产生算法处理步骤一中排序后的FPGA测试所需的配置文件序列，获得FPGA测试所需的部分可重配文件序列；步骤三、利用FPGA配置电路将步骤二中FPGA测试所需的部分可重配文件序列下载到被测FPGA中进行测试。该方法可以有效减少配置文件的大小，缩短FPGA的测试时间。
-
公开(公告)号：CN105760250B
公开(公告)日：2018-11-06
申请号：CN201610079915.5
申请日：2016-02-04
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
摘要： 一种具有码流纠检错功能的单粒子加固FPGA配置电路，包括总线接口电路、配置总线、配置寄存器、编码纠错电路、配置存储器阵列；总线接口电路解析配置比特码流得到配置寄存器地址、内部数据并通过配置总线送至对应配置寄存器，配置寄存器根据内部指令字进行读写、配置、纠错操作，编码纠错电路接收配置数据字后产生校验码，并送至配置存储器阵列，读取配置数据字、校验码并进行纠错，配置存储器阵列加载配置数据字及对应的校验码。本发明通过增加编码纠错电路，能够在配置完成后读取配置存储器阵列中配置数据字进行检错纠错，解决了SRAM型FPGA芯片在空间辐射环境中由于单粒子翻转容易引入逻辑错误的问题，具有较好的应用价值。
-
公开(公告)号：CN105740087B
公开(公告)日：2018-07-31
申请号：CN201610070861.6
申请日：2016-02-02
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： G06F11/07
摘要： 本发明涉及利用查找表移位寄存器进行SRAM型FPGA刷新效果验证的方法,包括步骤(1)、在FPGA中构建由查找表构成的移位寄存器组,并为移位寄存器组设置初始值;(2)、完成FPGA的上电配置,向移位寄存器组输入串行数据驱动移位寄存器组进行移位;(3)、当前移位寄存器内的保存值与移位寄存器的初始值不同时,可停止向移位寄存器组输入串行数据;(4)、刷新SRAM型FPGA,直至移位寄存器组的所有存储值均被刷新;(5)、再次向移位寄存器组输入串行数据驱动移位寄存器组进行移位,将移位寄存器组中的保存值全部移出;(6)、判断是否刷新成功,本发明方法不需要进行辐照试验,也不需要回读,具有成本低、操作简单、判断准确的特点。
-
公开(公告)号：CN104182665B
公开(公告)日：2017-04-12
申请号：CN201410381645.4
申请日：2014-08-05
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： G06F21/31
摘要： 一种带有保护模块的JTAG电路，包括TAP控制器、指令寄存器、指令译码器、保护模块、BYPASS寄存器、器件ID寄存器、边界扫描寄存器、TDO电路，以及输入端口和输出端口，该电路在IEEE 1149.1标准的基础上，新增了锁定指令和解锁指令，通过代码识别方式实现JTAG电路锁定和解锁控制，防止非法用户对JTAG电路的控制，可以有效提高JTAG电路的安全性，防止外界通过JTAG电路对芯片系统进行攻击，本发明可以与IEEE 1149.1标准完全兼容，且硬件花销小。
-
公开(公告)号：CN105740087A
公开(公告)日：2016-07-06
申请号：CN201610070861.6
申请日：2016-02-02
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： G06F11/07
CPC分类号： G06F11/0703
摘要： 本发明涉及利用查找表移位寄存器进行SRAM型FPGA刷新效果验证的方法，包括步骤(1)、在FPGA中构建由查找表构成的移位寄存器组，并为移位寄存器组设置初始值；(2)、完成FPGA的上电配置，向移位寄存器组输入串行数据驱动移位寄存器组进行移位；(3)、当前移位寄存器内的保存值与移位寄存器的初始值不同时，可停止向移位寄存器组输入串行数据；(4)、刷新SRAM型FPGA，直至移位寄存器组的所有存储值均被刷新；(5)、再次向移位寄存器组输入串行数据驱动移位寄存器组进行移位，将移位寄存器组中的保存值全部移出；(6)、判断是否刷新成功，本发明方法不需要进行辐照试验，也不需要回读，具有成本低、操作简单、判断准确的特点。
-
公开(公告)号：CN103000548B
公开(公告)日：2015-05-06
申请号：CN201210516210.7
申请日：2012-11-30
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： H01L21/66
摘要： 一种利用FPGA芯片进行集成电路制造工艺缺陷检测的方法，包括如下步骤：(1)对FPGA芯片的配置存储器进行回读测试，获得配置存储器的测试数据；(2)检测测试数据，获得发生故障的配置存储器的坐标信息；(3)根据故障坐标信息，统计出子模块级别、芯片级别和圆片级别三种级别的故障分布图；(4)对三种级别下的故障分布图分别进行垒叠，获得故障点分布密度；(5)对分布密度均匀性进行检测，获得精确的工艺缺陷高发区域和可能原因。本发明利用FPGA芯片独特的设计结构和测试方法，能够迅速获得多个级别的故障分布密度图，快速定位缺陷区域和指向可能的工艺因素，提高了工艺缺陷的检测速度。
-
-
-
-
-
-
-
-
-
搜索结果
63 条记录 (耗时 0.098 秒)
