公开(公告)号：CN108648780A

公开(公告)日：2018-10-12

申请号：CN201711373726.X

申请日：2017-12-19

申请人： 北京时代民芯科技有限公司 ,  北京微电子技术研究所

发明人： 李琦 ,  陈雷 ,  李学武 ,  张彦龙 ,  孙华波 ,  张帆 ,  肖阳 ,  刘进 ,  祁逸 ,  李申

IPC分类号： G11C29/56

摘要： 本发明一种存储器测试系统、方法及存储介质，该系统包括上位计算机、配置存储器、待测存储器、主控FPGA和验证FPGA。上位计算机通过对主控FPGA发送命令，实现对待测存储器的选择、配置、擦除操作；主控FPGA按照上位计算机命令要求，通过FPGA的内部选择逻辑，将待测存储器与串口、验证FPGA连接，并接收验证FPGA的配置完成管脚DONE信号的电平，对验证FPGA进行复位操作；配置存储器用于对主控FPGA进行配置。本发明可以满足用于FPGA配置的存储器电路在低温环境下长时间保温的测试要求，解决自动测试设备存在时间限制的问题。提高配置存储器在较长时间保持低温测试条件下的测试效率和准确性。

公开(公告)号：CN103746681B

公开(公告)日：2017-06-30

申请号：CN201310718846.4

申请日：2013-12-24

申请人： 北京时代民芯科技有限公司 ,  北京微电子技术研究所

发明人： 刘玉清 ,  岳素格 ,  李申

IPC分类号： H03K17/687

摘要： 本发明公开了一种CMOS器件电源上下电输出三态控制电路，包括MOS管串阻分压电路，PMOS开关管和整形滤波电路；整形滤波电路包括一个等效成电容的PMOS晶体管耦接在PMOS开关管的栅端和电源端之间、一个等效成电容的NMOS晶体管耦接在PMOS开关管的漏端和电源端之间和一个缓冲器电路连接PMOS开关管的漏端和控制电路输出端；本发明用途是在器件的电源上电或下电低于设置的阈值电平时，控制器件输出端口保持为高阻态，从而维持器件输出总线上信号传输的正确性和保护器件不被损坏；在器件的电源上下电高于设置的阈值电平时，本发明控制电路释放对所控制器件输出端口的控制权，由器件输出使能信号OE来控制器件输出端口的三态。

公开(公告)号：CN103746681A

公开(公告)日：2014-04-23

申请号：CN201310718846.4

申请日：2013-12-24

申请人： 北京时代民芯科技有限公司 ,  北京微电子技术研究所

发明人： 刘玉清 ,  岳素格 ,  李申

IPC分类号： H03K17/687

摘要： 本发明公开了一种CMOS器件电源上下电输出三态控制电路，包括MOS管串阻分压电路，PMOS开关管和整形滤波电路；整形滤波电路包括一个等效成电容的PMOS晶体管耦接在PMOS开关管的栅端和电源端之间、一个等效成电容的NMOS晶体管耦接在PMOS开关管的漏端和电源端之间和一个缓冲器电路连接PMOS开关管的漏端和控制电路输出端；本发明用途是在器件的电源上电或下电低于设置的阈值电平时，控制器件输出端口保持为高阻态，从而维持器件输出总线上信号传输的正确性和保护器件不被损坏；在器件的电源上下电高于设置的阈值电平时，本发明控制电路释放对所控制器件输出端口的控制权，由器件输出使能信号OE来控制器件输出端口的三态。

公开(公告)号：CN108648780B

公开(公告)日：2020-10-16

申请号：CN201711373726.X

申请日：2017-12-19

申请人： 北京时代民芯科技有限公司 ,  北京微电子技术研究所

发明人： 李琦 ,  陈雷 ,  李学武 ,  张彦龙 ,  孙华波 ,  张帆 ,  肖阳 ,  刘进 ,  祁逸 ,  李申

IPC分类号： G11C29/56

摘要： 本发明一种存储器测试系统、方法及存储介质，该系统包括上位计算机、配置存储器、待测存储器、主控FPGA和验证FPGA。上位计算机通过对主控FPGA发送命令，实现对待测存储器的选择、配置、擦除操作；主控FPGA按照上位计算机命令要求，通过FPGA的内部选择逻辑，将待测存储器与串口、验证FPGA连接，并接收验证FPGA的配置完成管脚DONE信号的电平，对验证FPGA进行复位操作；配置存储器用于对主控FPGA进行配置。本发明可以满足用于FPGA配置的存储器电路在低温环境下长时间保温的测试要求，解决自动测试设备存在时间限制的问题。提高配置存储器在较长时间保持低温测试条件下的测试效率和准确性。