-
公开(公告)号：CN115037430A
公开(公告)日：2022-09-09
申请号：CN202210137718.X
申请日：2022-02-15
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： H04L7/00
摘要： 本发明一种I、Q路DAC同步设计方法。在设计中，需要使用数字、模拟变换将多个电平的数字基带信号转换为模拟信号发送至IQ矢量调制器形成射频信号发送，需要保证IQ矢量相位，就需要I、Q两路的DAC同步工作，但是I路和Q路使用两个独立的MUXDAC，这样就需要一种方式将两个独立工作的DAC联系起来，并且能够判断出是否实现同步工作。本发明中采用两个DAC的输出时钟与数据的关联特性，将两个DAC的输出时钟进行比较，使用DAC输出时钟的2倍频的8相位时钟采样判断判断DAC工作是否同步，可以在设计实现上用较低频率实现高频数据的处理。
-
公开(公告)号：CN111044886A
公开(公告)日：2020-04-21
申请号：CN201911252691.3
申请日：2019-12-09
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： G01R31/3183 , G01R31/3187
摘要： 本发明公开了一种DDR2/3 PHY BIST数据通道测试向量生成方法，包括如下步骤：(1)选择LFSR结构，利用低频率时钟驱动LFSR结构产生伪随机数；(2)交织选择LFSR结构中移位寄存器值作为测试数据；(3)对测试数据进行组合，构造出最终测试向量。本发明结构简单易实现，在满足测试需求的条件下减小了BIST运行频率，降低功耗。
-
公开(公告)号：CN108169716A
公开(公告)日：2018-06-15
申请号：CN201711220658.3
申请日：2017-11-29
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
摘要： 本发明公开了一种基于SDRAM芯片的SAR成像系统矩阵转置装置和图案交织方法，适用于对实时性要求很高的SAR成像应用。本发明根据SDRAM芯片的器件特性，将SDRAM芯片在页面跳转、读/写、刷新等操作产生的额外控制命令周期充分利用了起来，使得SAR成像系统矩阵转置装置在数据连续输入输出时可以做到无缝对接，转置效率可以达到100％。
-
公开(公告)号：CN108053855A
公开(公告)日：2018-05-18
申请号：CN201711220592.8
申请日：2017-11-29
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： G11C11/408
摘要： 本发明公开了一种基于SDRAM芯片的矩阵转置方法，提出了符合SDRAM芯片器件特性的读地址、写地址生成方法。对于采用SDRAM芯片作为大容量存储器件的矩阵转置应用来说，本发明原理简单，易于实现，数据连续输入输出时可以做到无缝对接，且无需进行刷新操作，转置效率可以达到100％。
-
公开(公告)号：CN115037430B
公开(公告)日：2024-04-05
申请号：CN202210137718.X
申请日：2022-02-15
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： H04L7/00
摘要： 本发明一种I、Q路DAC同步设计方法。在设计中，需要使用数字、模拟变换将多个电平的数字基带信号转换为模拟信号发送至IQ矢量调制器形成射频信号发送，需要保证IQ矢量相位，就需要I、Q两路的DAC同步工作，但是I路和Q路使用两个独立的MUXDAC，这样就需要一种方式将两个独立工作的DAC联系起来，并且能够判断出是否实现同步工作。本发明中采用两个DAC的输出时钟与数据的关联特性，将两个DAC的输出时钟进行比较，使用DAC输出时钟的2倍频的8相位时钟采样判断判断DAC工作是否同步，可以在设计实现上用较低频率实现高频数据的处理。
-
公开(公告)号：CN117222105A
公开(公告)日：2023-12-12
申请号：CN202310512879.7
申请日：2023-05-08
申请人： 北京微电子技术研究所 , 北京时代民芯科技有限公司
IPC分类号： H05K1/11 , H05K3/34 , H01L23/498
摘要： 本发明属于线路板领域，具体涉及了一种高可靠性flip‑chip工艺基板，旨在解决芯片面积太小，而封装的尺寸受IO数量的约束没有缩减，导致封装基板的尺寸与芯片的面积不能合理匹配等问题。本发明包括：基板主体、上层凸点焊盘、侧方供电管脚、下层焊盘；所述基板主体由基板材料和金属层叠层设置而成；所述上层凸点焊盘分布于所述基板主体的上表面；所述下层焊盘分布于所述基板主体的下表面；所述侧方供电管脚分布于所述基板主体的侧表面。本发明充分利用了基板侧方面积，有效提高基板管脚密度，在同等条件下能够减小基板尺寸，减轻器件重量。并且有效提高器件EMC能力。
-
公开(公告)号：CN111044886B
公开(公告)日：2022-05-13
申请号：CN201911252691.3
申请日：2019-12-09
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： G01R31/3183 , G01R31/3187
摘要： 本发明公开了一种DDR2/3 PHY BIST数据通道测试向量生成方法，包括如下步骤：(1)选择LFSR结构，利用低频率时钟驱动LFSR结构产生伪随机数；(2)交织选择LFSR结构中移位寄存器值作为测试数据；(3)对测试数据进行组合，构造出最终测试向量。本发明结构简单易实现，在满足测试需求的条件下减小了BIST运行频率，降低功耗。
-
公开(公告)号：CN108053855B
公开(公告)日：2021-01-08
申请号：CN201711220592.8
申请日：2017-11-29
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： G11C11/408
摘要： 本发明公开了一种基于SDRAM芯片的矩阵转置方法，提出了符合SDRAM芯片器件特性的读地址、写地址生成方法。对于采用SDRAM芯片作为大容量存储器件的矩阵转置应用来说，本发明原理简单，易于实现，数据连续输入输出时可以做到无缝对接，且无需进行刷新操作，转置效率可以达到100％。
-
公开(公告)号：CN111044887A
公开(公告)日：2020-04-21
申请号：CN201911252694.7
申请日：2019-12-09
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： G01R31/3183 , G01R31/3187
摘要： 本发明公开了一种DDR2/3 PHY BIST命令通道测试向量生成方法，包括如下步骤：(1)选择LFSR结构，利用低频率时钟驱动LFSR结构产生伪随机数；(2)选择LFSR结构中移位寄存器值作为测试数据；(3)对测试数据进行编码，构造出最终测试向量。本发明结构简单易实现，生成的测试向量能够充分检验信道抗串扰和驱动能力，并且在满足测试需求的条件下减小了BIST运行频率，降低功耗。
-
公开(公告)号：CN111044887B
公开(公告)日：2022-05-13
申请号：CN201911252694.7
申请日：2019-12-09
申请人： 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC分类号： G01R31/3183 , G01R31/3187
摘要： 本发明公开了一种DDR2/3 PHY BIST命令通道测试向量生成方法，包括如下步骤：(1)选择LFSR结构，利用低频率时钟驱动LFSR结构产生伪随机数；(2)选择LFSR结构中移位寄存器值作为测试数据；(3)对测试数据进行编码，构造出最终测试向量。本发明结构简单易实现，生成的测试向量能够充分检验信道抗串扰和驱动能力，并且在满足测试需求的条件下减小了BIST运行频率，降低功耗。
-
-
-
-
-
-
-
-
-
搜索结果
15 条记录 (耗时 0.049 秒)
