-
公开(公告)号：CN112182998B
公开(公告)日：2024-08-30
申请号：CN202010743200.1
申请日：2020-07-29
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司
IPC: G06F30/32 , G06F115/06 , G06F115/08
Abstract: 本发明公开了一种面向对象的芯片级端口互连电路及其端口互连方法，其中，面向对象的芯片级端口互连电路包括：PAD模块，PAD模块用于实现芯片与外部电路的连接；CORE模块，CORE模块包括PINMUX单元、IOCTRL控制单元、CPU单元和多个IP核，其中，PINMUX单元分别与PAD模块和多个IP核连接，CPU单元用于对IOCTRL控制单元进行配置，以使IOCTRL控制单元通过PINMUX单元对PAD模块与各IP核的连接通路进行控制。该芯片级端口互连电路可快速、高质量地完成芯片研发过程中各类IP核端口之间的互连需求。
-
公开(公告)号：CN112596576A
公开(公告)日：2021-04-02
申请号：CN202011302615.1
申请日：2020-11-19
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网浙江省电力有限公司 , 国家电网有限公司
IPC: G05F3/26
Abstract: 本发明提供一种带隙基准电路，属于集成电路技术领域。所述带隙基准电路包括：电源模块，与电源端相连接，用于输出电流信号；以及误差放大模块，包括运算放大器，与所述电源模块相连接，用于对所述电流信号进行补偿，以使得所述带隙基准电路输出第一参考源电压。通过本发明提供的技术方案，采用由运算放大器构成的误差放大模块对电信号进行补偿，可以得到高精度、低温漂的带隙基准电压，且带隙基准电路的结构简单，可以适用于纯模拟电路领域中。
-
公开(公告)号：CN112462834A
公开(公告)日：2021-03-09
申请号：CN202011163154.4
申请日：2020-10-27
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网浙江省电力有限公司 , 国家电网有限公司
IPC: G05F1/56
Abstract: 本发明提供一种用于快速唤醒芯片的电流偏置电路，属于集成电路技术领域。所述电流偏置电路包括偏置电流产生电路、低精度偏置电流产生电路以及电流输出支路，还包括附加开关电路；所述附加开关电路设置于所述偏置电流产生电路与所述电流输出支路之间，用于在所述电流偏置电路由关断到开启的过程中瞬间拉低所述电流输出支路的工作点的电位，以快速打开所述电流输出支路输出所述偏置电流产生电路产生的偏置电流。本发明通过附加开关电路在电流偏置电路由关断到开启的过程中瞬间拉低电流输出支路的工作点的电位，从而快速打开电流输出支路将偏置电流输出，从而快速启动芯片中的各种关键电路以快速唤醒芯片，解决了芯片唤醒时间长的问题。
-
公开(公告)号：CN110750129A
公开(公告)日：2020-02-04
申请号：CN201910964645.X
申请日：2019-10-11
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司
Abstract: 本发明公开了一种分频电路，包括第一分频器以及第二分频器；第一分频器包括：第一累加器，在接收的时钟信号的每个上升沿来临时计数值加1，且在第一反馈信号的控制下清除第一累加器的计数值；第一比较器，比较第一累加器的计数值和第一分频信号，第一反馈信号为第一比较器的输出信号；第一异或门；第一触发器，第一触发器的输出为第二反馈信号，第一触发器的输出为第一分频器的输出信号div0_clock；第二分频器包括：第二累加器；第二比较器；第二异或门；第二触发器，输出为第二分频器的输出信号div1_clock；其中，div0_clock与div1_clock为相同时钟相位的信号。本发明提供的分频电路可以确保分频时钟先高周期后低周期，以避免不同分频比造成的时钟相位不一致的问题。
-
公开(公告)号：CN110363032A
公开(公告)日：2019-10-22
申请号：CN201910670590.1
申请日：2019-07-24
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司
IPC: G06F21/76
Abstract: 本发明公开了一种安全芯片的主动屏蔽层电路，包括：金属屏蔽层，包括通过多个贯穿金属屏蔽层的过孔相连接的顶层金属线与次顶层金属线；输入检测电路，用于接收数字逻辑单元发送的检测信号，对检测信号进行放大处理，并将放大处理后的信号传输至次顶层金属线，次顶层金属线将接收到的信号传输至与次顶层金属线相连接的顶层金属线；输出检测电路，用于对顶层金属线传输的信号进行消除天线效应处理，并将处理后的信号传输至数字逻辑单元的输入接口；次顶层金属线覆盖安全芯片的敏感模块。本发明提供的安全芯片的主动屏蔽层电路，可以增加FIB探测难度，提高主动屏蔽层的抗攻击性。
-
Patent Agency Ranking
公开(公告)号：CN110263499A
公开(公告)日：2019-09-20
申请号：CN201910670946.1
申请日：2019-07-24
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司 , 国网上海市电力公司
IPC: G06F17/50 , G06K19/077
Abstract: 本发明公开了一种高灵敏度大容量射频标签芯片的版图结构，该版图结构包括：第1版图区、第2版图区、第3版图区、第4版图区、第5版图区、第6版图区、第7版图区和第8版图区，其中，第1版图区分别与第2-8版图区电连接；第2版图区分别与第1和6版图区电连接；第3版图区分别与第1和6版图区电连接；第4版图区分别与第1和6版图区电连接；第5版图区分别与第1和6版图区电连接；第6版图区分别与第1-5版图区以及第7-8版图区电连接；第7版图区分别与第1和6版图区电连接；以及第8版图区分别与第1和6版图区电连接，并覆盖在第3和4版图区上。本发明的版图结构能够显著提升射频标签芯片的存储容量、灵敏度和可靠性。
-
公开(公告)号：CN108984945A
公开(公告)日：2018-12-11
申请号：CN201810877425.9
申请日：2018-08-03
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
IPC: G06F17/50
Abstract: 本发明公开了一种基于多核心联合仿真被验证设计的仿真验证平台，包括具有以下结构中的至少一种结构：数字逻辑仿真工具和算法仿真工具分时联合仿真验证平台结构、数字逻辑仿真工具和算法仿真工具同时联合仿真验证平台结构、数字逻辑仿真工具和硬件原型平台联合仿真验证平台结构以及硬件原型平台作和算法仿真工具借助DSP联合仿真验证平台结构。本发明的基于多核心联合仿真被验证设计的仿真验证平台能够联合使用三类仿真验证工具，能够更好的提升定位问题的精准度、功能/算法的覆盖率、执行仿真的速度，大大提升了仿真效率。
-
公开(公告)号：CN108984945B
公开(公告)日：2023-06-23
申请号：CN201810877425.9
申请日：2018-08-03
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
IPC: G06F30/398
Abstract: 本发明公开了一种基于多核心联合仿真被验证设计的仿真验证平台，包括具有以下结构中的至少一种结构：数字逻辑仿真工具和算法仿真工具分时联合仿真验证平台结构、数字逻辑仿真工具和算法仿真工具同时联合仿真验证平台结构、数字逻辑仿真工具和硬件原型平台联合仿真验证平台结构以及硬件原型平台作和算法仿真工具借助DSP联合仿真验证平台结构。本发明的基于多核心联合仿真被验证设计的仿真验证平台能够联合使用三类仿真验证工具，能够更好的提升定位问题的精准度、功能/算法的覆盖率、执行仿真的速度，大大提升了仿真效率。
-
公开(公告)号：CN112668273B
公开(公告)日：2022-07-05
申请号：CN202011299820.7
申请日：2020-11-18
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网江西省电力有限公司 , 国家电网有限公司
IPC: G06F30/392 , G06F115/02
Abstract: 本发明涉及芯片设计技术领域，提供一种芯片IO布局的方法及装置、SOC芯片。所述方法包括：根据输入文件确定芯片的尺寸和用于放置所述芯片的IO引脚的预留位置；从所述输入文件获取所述IO引脚的目录，将所述IO引脚的目录导入脚本程序；通过执行所述脚本程序将所述IO引脚的图形按所述目录中的顺序布局到所述预留位置。本发明通过从输入文件获取芯片的IO引脚的目录将其导入脚本程序，通过执行脚本程序将IO引脚的图形按顺序布局到芯片的预留位置，可快速实现芯片IO的版图布局，无需手动对IO排序摆放，节约时间，提高IO版图布局的效率。
-
公开(公告)号：CN112486242B
公开(公告)日：2022-01-28
申请号：CN202011230892.6
申请日：2020-11-06
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网浙江省电力有限公司 , 国家电网有限公司
IPC: G05F3/26
Abstract: 本发明涉及集成电路技术领域，提供一种基于基准源的电流温度系数控制电路，包括：零温度系数电压生成模块，用于生成零温度系数电压；可调温度系数电流生成模块，包括第三电阻R3、第七PMOS管MP7以及第六PMOS管MP6，用于在所述零温度系数电压稳定的情况下，通过所述第七PMOS管MP7的正温度系数电流与所述第六PMOS管MP6的负温度系数电流之和，得到可调温度系数的参考电流，所述参考电流的可调温度系数通过调节施加有负温度系数电流的所述第三电阻R3的阻值得到。本发明实施例在保证基准源中零温度系数电压特性稳定的前提下，实现基准源中电流温度系数的调节。
-
-
-
-
-
-
-
-
-
Search Results
44
records
(took 0.089 seconds)
