一种基于频域处理的扩频信号匹配滤波系统及方法

    公开(公告)号:CN105656451B

    公开(公告)日:2018-07-03

    申请号:CN201610052290.3

    申请日:2016-01-26

    IPC分类号: H03H17/02

    摘要: 本发明公开了一种基于频域处理的扩频信号匹配滤波系统及方法,在本发明中,扩频信号首先经奇偶序列选通模块送至数据缓存模块,由数据缓存模块输出的数据送入快速傅立叶变换模块计算出频谱并送入奇偶序列频谱分离模块,输出结果经由频谱合成模块得到输入数字信号的频谱。输入数字信号的频谱输入系数匹配模块,通过与匹配系数相乘及加法、移位操作,得到数字扩频信号自相关结果;本发明在频域实现混频和滤波,可以避免混频和滤波在时域乘法运算时引入的量化误差,而且降低了高阶滤波器处理占用的硬件资源。

    一种多通道高精度的测距收发机零值校准方法

    公开(公告)号:CN112422167B

    公开(公告)日:2022-12-09

    申请号:CN202011166157.3

    申请日:2020-10-27

    IPC分类号: H04B7/185 H04B17/11 H04B17/21

    摘要: 本发明公开了一种多通道高精度的测距收发机零值校准方法,可以做到校准不影响设备的正常通信测量工作;实现多通道零值校准:星间测距收发机有三个射频通道连接三幅反射面天线,需要对收发共计6个通道的零值进行校准,校准时按照通道当时的工作频率进行校准;零值校准实时完成:本零值校准方法由校准硬件及嵌入式软件共同完成,可以实现实时在轨标校;零值校准通道自身零值稳定度高:零值校准装置的自身零值要在高低温等条件下保持稳定,这样校准出来的收发通道零值精度才高;自动实时标校输出收发通道零值:零值校准输出的是各个闭环通道的原始测量值,需要进行方程计算最终输出发射与接收通道的零值。

    一种SRAM型FPGA用户寄存器单粒子翻转故障注入方法

    公开(公告)号:CN113744787A

    公开(公告)日:2021-12-03

    申请号:CN202110850605.X

    申请日:2021-07-27

    IPC分类号: G11C19/28

    摘要: 本发明公开一种SRAM型FPGA用户寄存器单粒子翻转故障注入方法,能够对SRAM型FPGA用户寄存器中的暂存值进行直接的修改,实现SRAM型FPGA用户寄存器的单粒子翻转故障的模拟。包括:分析用户寄存器控制参数的真值表,获得将用户寄存器直接设置为“0”或“1”的控制参数的真值表项。通过FPGA Editor工具修改网表文件中控制参数设置值,对比修改前后的配置码流,获得FPGA寄存器控制参数在配置位流中的准确偏移量。结合XDL文件中的寄存器X、Y坐标信息,得到FPGA代码中感兴趣寄存器的准确偏移量。从而可以通过SelcetMap或JTAG接口对感兴趣寄存器进行快速故障注入。大幅度提高SRAM型FPGA单粒子翻转故障注入效率和准确度,更有效地识别FPGA中用户寄存器单粒子翻转防护中的隐患。

    一种并行快速傅立叶变换处理方法

    公开(公告)号:CN105718424B

    公开(公告)日:2018-11-02

    申请号:CN201610052233.5

    申请日:2016-01-26

    IPC分类号: G06F17/14

    摘要: 本发明提供了一种并行快速傅立叶变换处理方法,该方法将点数为N=rS的数据序列x(n)划分为vr个二级数据块,然后采用基r FFT计算得到每个二级数据块中的个数据的FFT结果,其中:v=rZ,r和S为任意整数,Z=0、1、…或S‑2,因此本发明的数据点数N具有更多的取值,可以在这些取值中选择补零最少的方案,从而减少对存储空间和计算时间的占用;而且本发明采用多蝶形并行计算,且并行蝶形计算单元的个数v=rZ,因此本发明可以根据硬件资源的配置来选择并行度,具有较大的灵活性。

    一种并行快速傅立叶变换处理方法

    公开(公告)号:CN105718424A

    公开(公告)日:2016-06-29

    申请号:CN201610052233.5

    申请日:2016-01-26

    IPC分类号: G06F17/14

    CPC分类号: G06F17/14

    摘要: 本发明提供了一种并行快速傅立叶变换处理方法,该方法将点数为N=rS的数据序列x(n)划分为vr个二级数据块,然后采用基r FFT计算得到每个二级数据块中的个数据的FFT结果,其中:v=rZ,r和S为任意整数,Z=0、1、…或S?2,因此本发明的数据点数N具有更多的取值,可以在这些取值中选择补零最少的方案,从而减少对存储空间和计算时间的占用;而且本发明采用多蝶形并行计算,且并行蝶形计算单元的个数v=rZ,因此本发明可以根据硬件资源的配置来选择并行度,具有较大的灵活性。

    一种航天器时间维护装置
    9.
    发明公开

    公开(公告)号:CN117850195A

    公开(公告)日:2024-04-09

    申请号:CN202311596500.1

    申请日:2023-11-27

    摘要: 本发明公开了一种航天器时间维护装置,所述装置包括:时钟单元,驱动时间计数单元;时钟重构单元,选择一个时钟信号作为输出的时钟信号CK以驱动时间计数单元;导航解算单元,输出对应航天器时间码值的整秒时刻的多路时间基准脉冲信号OPPS;时间基准重构单元,在整秒时刻生成与OPPS相同周期的时间基准脉冲信号IPPS;时间调整单元,基于时间基准重构单元的输出及时间调整信息对航天器时间码值进行调整;秒中断生成单元,当所述航天器时间码值处于整秒时刻时,输出秒中断信号;时间基准分发单元,将时间基准重构单元的输出作为信号源;总线通信单元,输出航天器时间码值及接收时间调整信息。本装置在长时间范围内维护航天器时间的稳定性和准确性。

    一种SRAM型FPGA用户寄存器单粒子翻转故障注入方法

    公开(公告)号:CN113744787B

    公开(公告)日:2023-09-08

    申请号:CN202110850605.X

    申请日:2021-07-27

    IPC分类号: G11C19/28

    摘要: 本发明公开一种SRAM型FPGA用户寄存器单粒子翻转故障注入方法,能够对SRAM型FPGA用户寄存器中的暂存值进行直接的修改,实现SRAM型FPGA用户寄存器的单粒子翻转故障的模拟。包括:分析用户寄存器控制参数的真值表,获得将用户寄存器直接设置为“0”或“1”的控制参数的真值表项。通过FPGA Editor工具修改网表文件中控制参数设置值,对比修改前后的配置码流,获得FPGA寄存器控制参数在配置位流中的准确偏移量。结合XDL文件中的寄存器X、Y坐标信息,得到FPGA代码中感兴趣寄存器的准确偏移量。从而可以通过SelcetMap或JTAG接口对感兴趣寄存器进行快速故障注入。大幅度提高SRAM型FPGA单粒子翻转故障注入效率和准确度,更有效地识别FPGA中用户寄存器单粒子翻转防护中的隐患。