公开(公告)号：CN115935888A

公开(公告)日：2023-04-07

申请号：CN202211552350.X

申请日：2022-12-05

申请人： 北京航天自动控制研究所

发明人： 周辉 ,  王晓峰 ,  谢宇嘉 ,  李悦 ,  赵雄波 ,  吴松龄 ,  盖一帆 ,  路坤峰 ,  李晓敏 ,  张隽 ,  弭寒光 ,  董文杰 ,  靳蕊溪 ,  吴敏 ,  赵冠杰 ,  阳徽 ,  费亚男 ,  李洋 ,  赵伟

IPC分类号： G06F30/392 ,  G06N3/0464 ,  G06N3/063

摘要： 本公开属于专用算法硬件电路设计技术领域，具体而言涉及一种神经网络加速系统包括：信息配置模块；和池化加速单元包括：控制模块，控制模块根据信息配置模块的参数信息得到张量块的信息以及地址信息；输入张量缓存模块，与控制模块相连，根据由控制模块得到的输入张量块地址信息缓存从外部存储模块的输入张量块；过程张量缓存模块，与控制模块相连，根据由控制模块得到的输出张量块地址信息缓存沿宽度方向池化的输出张量块，并提供沿高度方向池化的输入数据；池化器阵列模块，分别与输入张量缓存模块和过程张量缓存模块相连，进行宽度方向的池化和高度方向的池化，并沿通道方向进行并行计算，以缩短池化耗时。

公开(公告)号：CN115906972A

公开(公告)日：2023-04-04

申请号：CN202211551893.X

申请日：2022-12-05

申请人： 北京航天自动控制研究所

发明人： 周辉 ,  谢宇嘉 ,  王晓峰 ,  李悦 ,  赵雄波 ,  吴松龄 ,  盖一帆 ,  路坤峰 ,  李晓敏 ,  张隽 ,  弭寒光 ,  董文杰 ,  靳蕊溪 ,  吴敏 ,  赵冠杰 ,  阳徽 ,  费亚男 ,  李洋 ,  赵伟

IPC分类号： G06N3/063 ,  G06N3/0464

摘要： 本公开属于神经网络技术领域，具体而言涉及一种神经网络池化层加速方法，包括：获取配置参数信息；根据所述配置参数信息得到张量块的信息数据；所述张量块包括输入张量块和输出张量块，所述信息数据包括张量块的缓存地址；基于所述缓存地址获取输入数据；根据所述配置参数信息对所述输入数据进行宽度方向的池化，并将过程数据缓存；基于所述过程数据进行高度方向的池化；重复池化步骤，直至遍历所有输入张量块。以缩短池化运算的耗时。

公开(公告)号：CN115809691A

公开(公告)日：2023-03-17

申请号：CN202211585769.5

申请日：2022-12-10

申请人： 北京航天自动控制研究所

发明人： 王晓峰 ,  李晓敏 ,  周辉 ,  赵雄波 ,  盖一帆 ,  蒋彭龙 ,  路坤锋 ,  李超然 ,  谢宇嘉 ,  吴敏 ,  林平 ,  董文杰 ,  吴松龄 ,  弥寒光 ,  黄鹂 ,  赵冠杰 ,  林玉野 ,  李杨珺 ,  王森 ,  李杰 ,  杨庆军 ,  靳蕊溪

IPC分类号： G06N3/063 ,  G06F17/16 ,  G06N3/0464

摘要： 本公开属于神经网络加速计算技术领域，具体而言涉及一种基于Winograd的相关算法加速器计算方法，包括：获取基准张量块和实时张量块；通过Winograd变换由基准张量块得到第一张量块，由实时张量块得到第二张量块；通过张量块逐点相乘由第一张量块和第二张量块得到第三张量块；沿通道方向累加所述第三张量块，得到第一矩阵；通过Winograd反变换由第一矩阵得到第二矩阵；逐点相加第二矩阵和偏执矩阵，得到过程矩阵；将所述过程矩阵输入至过程张量缓存中，遍历结束后输出。上述过程提高计算速率和计算连续性。

公开(公告)号：CN115759220A

公开(公告)日：2023-03-07

申请号：CN202211584828.7

申请日：2022-12-10

申请人： 北京航天自动控制研究所

发明人： 王晓峰 ,  周辉 ,  赵雄波 ,  盖一帆 ,  蒋彭龙 ,  路坤锋 ,  李晓敏 ,  李超然 ,  谢宇嘉 ,  林平 ,  董文杰 ,  吴松龄 ,  弥寒光 ,  黄鹂 ,  吴敏 ,  赵冠杰 ,  李杨珺 ,  王森 ,  李杰 ,  徐天运 ,  靳蕊溪 ,  林玉野

IPC分类号： G06N3/063 ,  G06N3/08

摘要： 本公开属于人工智能处理器技术领域，具体而言涉及一种基于Winograd的深度学习处理系统，包括：输入通道，与外部设备通信；输入特征加载器，与所述输入通道相连；路由模块，与所述输入层加载器相连；卷积加速器核心模块，与路由模块相连，所述卷积核加速器核心模块包括至少两个并行设置的卷积核加速器子核心模块；通道累加器，与卷积加速器核心模块相连，用于累加并行的卷积核加速器子核心模块的输出数据；特征卸载器，与通道累加器相连，将所述通道累加器的输出数据传输至处理系统外。通过多尺寸Wino‑DPU混合架构，通过核间算力的最优分配，实现Wino‑DPU灵活性和高效性的全面提升，进而有效提升深度学习算法的计算效率。

公开(公告)号：CN103529820B

公开(公告)日：2016-02-10

申请号：CN201310446154.9

申请日：2013-09-26

申请人： 北京航天自动控制研究所 ,  中国运载火箭技术研究院

发明人： 张春侠 ,  周春梅 ,  董文杰 ,  林金永 ,  马继峰 ,  张烁 ,  路静 ,  刘晴晴 ,  钟颖

IPC分类号： G05B23/02

摘要： 本发明公开了一种适用于嵌入式设备的故障注入测试系统及测试方法，不改变待测嵌入式系统的硬件状态，利用系统自带的总线接口和内部可编程逻辑器件的灵活性实现故障注入，不会对待测系统造成物理损伤，可靠性高；故障注入测试不受距离的限制，在总线可靠传输距离内都可以进行故障注入测试，使用灵活方便；该故障注入测试系统采用软件硬件相结合的方法对待测目标系统硬件和软件进行测试，可实时、有效地完成故障注入，通过故障回收系统运行信息，可对嵌入式系统的容错性能给出客观的评价，进而为嵌入式系统设计人员改进硬件设计和软件的纠错、容错能力提供重要依据，最终实现高可靠性和高安全性的嵌入式系统运行环境。

公开(公告)号：CN103529820A

公开(公告)日：2014-01-22

申请号：CN201310446154.9

申请日：2013-09-26

申请人： 北京航天自动控制研究所 ,  中国运载火箭技术研究院

发明人： 张春侠 ,  周春梅 ,  董文杰 ,  林金永 ,  马继峰 ,  张烁 ,  路静 ,  刘晴晴 ,  钟颖

IPC分类号： G05B23/02

摘要： 本发明公开了一种适用于嵌入式设备的故障注入测试系统及测试方法，不改变待测嵌入式系统的硬件状态，利用系统自带的总线接口和内部可编程逻辑器件的灵活性实现故障注入，不会对待测系统造成物理损伤，可靠性高；故障注入测试不受距离的限制，在总线可靠传输距离内都可以进行故障注入测试，使用灵活方便；该故障注入测试系统采用软件硬件相结合的方法对待测目标系统硬件和软件进行测试，可实时、有效地完成故障注入，通过故障回收系统运行信息，可对嵌入式系统的容错性能给出客观的评价，进而为嵌入式系统设计人员改进硬件设计和软件的纠错、容错能力提供重要依据，最终实现高可靠性和高安全性的嵌入式系统运行环境。

公开(公告)号：CN116048782A

公开(公告)日：2023-05-02

申请号：CN202211589824.8

申请日：2022-12-10

申请人： 北京航天自动控制研究所

发明人： 王晓峰 ,  路坤锋 ,  周辉 ,  谢宇嘉 ,  赵雄波 ,  盖一帆 ,  蒋彭龙 ,  李晓敏 ,  李超然 ,  吴松龄 ,  林平 ,  董文杰 ,  弥寒光 ,  黄鹂 ,  吴敏 ,  赵冠杰 ,  李杰 ,  李杨珺 ,  王森 ,  杨庆军 ,  靳蕊溪 ,  林玉野 ,  徐天运

IPC分类号： G06F9/50 ,  G06N3/063 ,  G06N3/0464

摘要： 本公开属于人工智能处理器技术领域，具体而言涉及一种基于Winograd的深度学习处理器核心模组，包括：控制模块，接收外部控制单元传递的指令，并产生控制信号；d‑Buffer模块，缓存来及外部的输入特征，所述d‑Buffer模块与所述控制模块相连，所述控制模块控制d‑Buffer模块每个时钟周期的动作；和PE阵列，包括n个独立的计算单元，每个计算单元与d‑Buffer模块相连，所述计算单元计算每个输出通道的卷积，PE阵列进行n个输出通道的并行计算，所述控制模块控制PE阵列每个时钟周期的动作。本公开通过Winograd快速卷积方法解决基于FPGA的深度学习处理器的性能普遍受限于FPGA片上DSP资源数量的限制的问题，降低DSP数量对深度学习处理器性能的限制。

公开(公告)号：CN115878956A

公开(公告)日：2023-03-31

申请号：CN202211584551.8

申请日：2022-12-10

申请人： 北京航天自动控制研究所

发明人： 王晓峰 ,  盖一帆 ,  周辉 ,  赵雄波 ,  路坤锋 ,  蒋彭龙 ,  李晓敏 ,  李超然 ,  谢宇嘉 ,  赵冠杰 ,  林平 ,  董文杰 ,  吴松龄 ,  弥寒光 ,  黄鹂 ,  吴敏 ,  靳蕊溪 ,  李杨珺 ,  王森 ,  李杰 ,  杨庆军 ,  林玉野

IPC分类号： G06F17/16 ,  G06N3/063

摘要： 本公开属于专用算法硬件电路技术领域，具体而言涉及一种基于Winograd的相关算法加速器计算系统，包括：张量变换单元，包括基准图变换单元，对基准图张量块进行Winograd变换，得到第一张量块；实时图变换单元，对实时图张量块进行Winograd变换，得到第二张量块；和结果变换单元，对第一矩阵进行Winograd反变换，得到第二矩阵；逐点相乘单元，将所述第一张量块和所述第二张量块进行逐点相乘，得到第三张量块；通道累加单元，将所述第三张量块沿通道方向进行累加，得到第一矩阵；以及偏置累加单元，将所述第二矩阵与偏置矩阵逐点相加，得到过程矩阵。通过上述设置以提高计算速率和计算连续性。

公开(公告)号：CN104252435B

公开(公告)日：2017-06-13

申请号：CN201410438567.7

申请日：2014-08-29

申请人： 北京航天自动控制研究所 ,  中国运载火箭技术研究院

发明人： 董文杰 ,  刘晶晶 ,  张烁 ,  周春梅 ,  张春侠 ,  林金永 ,  马继峰

IPC分类号： G06F13/38

摘要： 基于动态可重构FPGA的可变结构智能接口及其配置方法，包括动态可重构单元、两个以上多种接口驱动电路及模拟开关矩阵。动态可重构单元，根据外部被控设备的接口类型，完成接口控制器的切换，并控制模拟开关矩阵完成相应电路切换；接口驱动电路，完成数字电平与差分电平间的电压转换；模拟开关矩阵，根据动态可重构单元输出的控制信号，完成驱动电路与物理接口的连接。该接口可针对不同任务需求，依据接入外部被控设备的接口类型，完成接口控制器的动态变换，以实现同一物理接口与不同总线接口设备的通信，该技术便于完成飞控计算机对多种接口类型的外部被控设备的快速集成，可有效提高飞行器飞控计算机的通用性。

公开(公告)号：CN115905363A

公开(公告)日：2023-04-04

申请号：CN202211555122.8

申请日：2022-12-05

申请人： 北京航天自动控制研究所

发明人： 周辉 ,  谢宇嘉 ,  王晓峰 ,  李悦 ,  赵雄波 ,  吴松龄 ,  盖一帆 ,  路坤峰 ,  李晓敏 ,  张隽 ,  弭寒光 ,  董文杰 ,  靳蕊溪 ,  吴敏 ,  赵冠杰 ,  阳徽 ,  费亚男 ,  赵伟

IPC分类号： G06F16/2458 ,  G06F16/2455 ,  G06F16/248

摘要： 本发明涉及一种数据的实时排序系统，其包括控制单元，输入数据预处理单元，排序模块以及数据缓存与输出单元，所述控制单元用于实现所述输入数据预处理单元和排序模块的控制，所述输入数据预处理单元用于确定所述排序模块是否能够接收新的外部数据并用于判定是否将序列数据输入所述排序模块，所述排序模块用于对输入其内的序列数据进行排序，所述数据缓存与输出单元用于对排序后的数据进行信息缓存和输出。其降低了输入数据从外部存储器读取的次数，降低了数据通讯量与数据存取开销，以尽可能小的FPGA资源消耗量，支持任意规模的数据排序操作，大幅压缩了排序运算的耗时，从而降低了排序操作的运算成本并提升了其效率。