-
公开(公告)号：CN117498854A
公开(公告)日：2024-02-02
申请号：CN202311220391.3
申请日：2023-09-20
申请人： 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司
IPC分类号： H03K19/08 , H03K19/094 , H03K19/173 , H03K19/003
摘要： 本发明涉及集成电路领域，提供一种IGBT驱动电路及芯片。所述IGBT驱动电路包括死区产生模块、电平位移模块、延时电路模块、第一驱动管以及第二驱动管。死区产生模块用于基于输入信号生成非交叠的第一控制信号和第二控制信号；电平位移模块用于对第一控制信号进行电平位移处理生成高压域控制信号；延时电路模块用于对第二控制信号进行延时处理生成与所述高压域控制信号的延时相匹配的低压域控制信号；第一驱动管与第二驱动管在高压域控制信号以及低压域控制信号的作用下生成轨到轨输出的驱动信号。本发明可实现不同电压域的匹配，提高响应速度，且可实现良好的延时匹配特性，避免第一驱动管与第二驱动管直通，节省功耗。
-
公开(公告)号：CN115642182A
公开(公告)日：2023-01-24
申请号：CN202211461416.4
申请日：2022-11-16
申请人： 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司
IPC分类号： H01L29/78 , H01L29/06 , H01L29/08 , H01L29/40 , H01L21/336
摘要： 本发明提供一种横向双扩散场效应晶体管、制作方法、芯片及电路，涉及半导体技术领域。晶体管包括：硅衬底；阱区；第一氧化隔离层和第二氧化隔离层，形成于阱区的两侧；第一漏极重掺杂区和第二漏极重掺杂区均为具有至少一个坡面的凸台状梯形体结构，第一漏极重掺杂区形成于部分第一氧化隔离层上，第二漏极重掺杂区形成于部分第二氧化隔离层上；第一漏极重掺杂区与第一漏极金属电极构成第一漏极，第二漏极重掺杂区与第二漏极金属电极构成第二漏极；体区、漂移区、第一场板、栅极、源极，形成于阱区。通过本发明提供的晶体管，能够改善自热效应，避免载流子迁移率下降，降低热载流子效应，提高击穿电压，提高器件的性能和可靠性。
-
公开(公告)号：CN117650779A
公开(公告)日：2024-03-05
申请号：CN202311220532.1
申请日：2023-09-20
申请人： 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司
IPC分类号： H03K19/08 , H03K19/094 , H03K19/173 , H03K19/003
摘要： 本发明涉及集成电路领域，提供一种IGBT保护电路及芯片。IGBT保护电路包括开关管、第一驱动管及第二驱动管，第一驱动管的栅极连接第一输入信号，第二驱动管的栅极连接第二输入信号，第一驱动管的漏极与第二驱动管的漏极相连作为驱动信号输出点，用于输出驱动信号；开关管的栅极连接使能信号，开关管的漏极与第二驱动管的栅极相连，开关管的源极与驱动信号输出点相连，通过开关管在驱动信号输出点与第二驱动管的栅极之间形成通路。本发明利用开关管在驱动信号输出点与第二驱动管的栅极之间形成通路，该通路能够主动为第二驱动管的栅极充电，开启第二驱动管，防止IGBT误导通，提高响应速度；通过使能信号控制开关管的关断，节省功耗。
-
公开(公告)号：CN117556776A
公开(公告)日：2024-02-13
申请号：CN202410048150.3
申请日：2024-01-12
申请人： 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司
IPC分类号： G06F30/392 , G06T17/00 , G06F30/3308
摘要： 本申请公开了一种平面版图三维建模方法和芯片仿真方法，属于芯片技术领域。所述建模方法包括：获取芯片的平面版图文件以及芯片流片的掩膜版图信息；基于所述掩膜版图信息，确定所述平面版图文件中所述芯片各层对应的结构层配置信息；基于所述平面版图文件和所述结构层配置信息，进行三维建模，得到所述芯片的三维对象模型。所述建模方法通过引入芯片流片的掩膜版图信息，确定出平面版图文件中芯片各层对应的结构层配置信息，对平面版图文件进行三维建模，可以将芯片的平面版图直接转换为三维模型，直观展示芯片结构，便于后续芯片仿真，建模过程简单，可以精准建立芯片对应的三维模型，缩短器件设计时间，降低芯片开发成本。
-
公开(公告)号：CN117498854B
公开(公告)日：2024-06-21
申请号：CN202311220391.3
申请日：2023-09-20
申请人： 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司
IPC分类号： H03K17/567 , H03K17/04 , H03K17/081
摘要： 本发明涉及集成电路领域，提供一种IGBT驱动电路及芯片。所述IGBT驱动电路包括死区产生模块、电平位移模块、延时电路模块、第一驱动管以及第二驱动管。死区产生模块用于基于输入信号生成非交叠的第一控制信号和第二控制信号；电平位移模块用于对第一控制信号进行电平位移处理生成高压域控制信号；延时电路模块用于对第二控制信号进行延时处理生成与所述高压域控制信号的延时相匹配的低压域控制信号；第一驱动管与第二驱动管在高压域控制信号以及低压域控制信号的作用下生成轨到轨输出的驱动信号。本发明可实现不同电压域的匹配，提高响应速度，且可实现良好的延时匹配特性，避免第一驱动管与第二驱动管直通，节省功耗。
-
公开(公告)号：CN117200784A
公开(公告)日：2023-12-08
申请号：CN202311091260.X
申请日：2023-08-25
申请人： 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司
IPC分类号： H03K19/08 , H03K19/094 , H03K19/173 , H03K19/003
摘要： 本申请涉及晶体管安全检测技术领域，具体涉及一种IGBT退饱和保护方法及IGBT退饱和保护电路。所述电路包括：栅极驱动模块，用于输出栅极驱动信号，所述栅极驱动信号包括高电平信号和低电平信号；检测电路，用于检测目标IGBT的工作状态，所述目标IGBT的工作状态包括退饱和状态和饱和状态；数字逻辑控制模块，用于控制栅极驱动模块输出高电平信号或低电平信号；用于计时消隐时间和退饱和滤波时间；用于利用检测电路获取目标IGBT的工作状态。采用本发明提供的能够更好的提高退饱和检测电路的响应速度和可靠性。且不需要外接消隐电容，简化了外围的电路，降低了外围元器件的消耗。
-
公开(公告)号：CN115939197B
公开(公告)日：2023-05-05
申请号：CN202310061014.3
申请日：2023-01-19
申请人： 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司
IPC分类号： H01L29/51 , H01L29/78 , H01L21/336
摘要： 本发明涉及半导体领域，提供一种LDMOSFET器件的制造方法及LDMOSFET器件。LDMOSFET器件的制造方法，包括：在半导体衬底上形成阱区、漂移区和体区；在漂移区形成沟槽；在沟槽的侧壁形成氮化硅侧墙；在具有氮化硅侧墙的沟槽内填充隔离介质形成填充沟槽；去除填充沟槽内的氮化硅侧墙形成空气侧墙；在具有空气侧墙的填充沟槽表面覆盖氧化层，形成具有封闭的空气侧墙的场板隔离结构；在场板隔离结构上形成栅极和场板。本发明通过空气侧墙将场板隔离结构中的氧化物与漂移区的硅从侧面隔离开，彻底消除隔离结构侧面、上角处和下角处的二氧化硅与硅之间的界面态，提高LDMOSFET器件的可靠性；具有空气侧墙的场板隔离结构可以更好的降低表面电场，提高器件的击穿电压。
-
公开(公告)号：CN115528117A
公开(公告)日：2022-12-27
申请号：CN202211436896.9
申请日：2022-11-16
申请人： 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司
IPC分类号： H01L29/78 , H01L29/06 , H01L21/336
摘要： 本发明提供一种横向双扩散场效应晶体管、制作方法、芯片及电路，涉及半导体技术领域。晶体管包括：SOI衬底，SOI衬底的上层硅为凸字型结构，包括第一凸台和第二凸台；第一凸台被划分为体区和漂移区；氧化场板形成于漂移区上；源区第一导电类型掺杂区形成于靠近体区的第二凸台上；源区第二导电类型掺杂区形成于源区第一导电类型掺杂区上；源极形成于源区第二导电类型掺杂区上；漏区第一导电类型掺杂区形成于靠近漂移区的第二凸台上；漏区第二导电类型掺杂区形成于漏区第一导电类型掺杂区上；漏极形成于漏区第二导电类型掺杂区上。通过本发明提供的晶体管，能够改善自热效应，避免载流子迁移率下降，提高击穿电压、器件的性能和可靠性。
-
公开(公告)号：CN116743141A
公开(公告)日：2023-09-12
申请号：CN202310560064.6
申请日：2023-05-17
申请人： 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 国网山西省电力公司电力科学研究院 , 国网山西省电力公司 , 国家电网有限公司
IPC分类号： H03K17/567
摘要： 本发明涉及电子信息领域，公开了一种IGBT的控制装置和控制方法、芯片及电路，该控制装置包括：电压采样模块，用于采集所述IGBT的集电极电压；电流采样模块，用于采集所述IGBT的输出电流；以及控制模块，用于：比较输入控制信号和预设控制信号阈值；以及基于比较结果，根据所述电流采样模块采集的所述输出电流或所述电压采集模块采集的所述集电极电压和所述输入控制信号确定输入至所述IGBT的栅极的输入电压。藉此，实现了对IGBT的栅极进行控制。
-
公开(公告)号：CN115939197A
公开(公告)日：2023-04-07
申请号：CN202310061014.3
申请日：2023-01-19
申请人： 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司
IPC分类号： H01L29/51 , H01L29/78 , H01L21/336
摘要： 本发明涉及半导体领域，提供一种LDMOSFET器件的制造方法及LDMOSFET器件。LDMOSFET器件的制造方法，包括：在半导体衬底上形成阱区、漂移区和体区；在漂移区形成沟槽；在沟槽的侧壁形成氮化硅侧墙；在具有氮化硅侧墙的沟槽内填充隔离介质形成填充沟槽；去除填充沟槽内的氮化硅侧墙形成空气侧墙；在具有空气侧墙的填充沟槽表面覆盖氧化层，形成具有封闭的空气侧墙的场板隔离结构；在场板隔离结构上形成栅极和场板。本发明通过空气侧墙将场板隔离结构中的氧化物与漂移区的硅从侧面隔离开，彻底消除隔离结构侧面、上角处和下角处的二氧化硅与硅之间的界面态，提高LDMOSFET器件的可靠性；具有空气侧墙的场板隔离结构可以更好的降低表面电场，提高器件的击穿电压。
-
-
-
-
-
-
-
-
-
搜索结果
29 条记录 (耗时 0.047 秒)
