-
公开(公告)号：CN114492773A
公开(公告)日：2022-05-13
申请号：CN202111601714.4
申请日：2021-12-24
申请人： 北京超弦存储器研究院 , 清华大学
摘要： 本申请涉及神经网络计算技术领域，特别涉及一种神经网络批标准化层硬件实现方法、装置、设备及介质，其中，方法包括：将神经网络的权重参数以电导形式存储至忆阻器阵列中；基于上一个卷积层的卷积结果，根据忆阻器阵列的每根源线流经的实际电流得到对应量化结果；将量化结果送入至下一个卷积层，以进行卷积层计算。由此，采用基于忆阻器阵列实现存算一体任务中常用的ADC模块，实现了BN层计算，以及激活函数模块，节约了处理器进行BN层计算的额外的开销，提升系统能效。
-
公开(公告)号：CN114068617A
公开(公告)日：2022-02-18
申请号：CN202111391563.4
申请日：2021-11-23
申请人： 北京超弦存储器研究院 , 清华大学
IPC分类号： H01L27/24
摘要： 一种适于三维堆叠的阻变存储器件，包括至少一个阻变存储单元，每个单元包括晶体管和阻变存储元件。晶体管包括沿第一方向延伸且包括沟道区和在第一方向上位于沟道区两端的第一源漏区和第二源漏区的有源层、至少部分环绕沟道区的栅氧层、至少部分环绕栅氧层的栅极。阻变存储元件包括沿第一方向延伸的第一电极层、至少部分环绕第一电极层的阻变功能层和至少部分环绕阻变功能层的第二电极层。有源层和第一电极层沿第一方向连接为一体并在垂直于第一方向上的横截面形状相同且为多边形。多边形顶点和棱边的电场较强，能提升存储器件的可靠性和一致性、降低阻变存储元件的操作电压和功耗。该器件在空间上可三维延展，能实现三维垂直型堆叠的存储器。
-
公开(公告)号：CN114462585A
公开(公告)日：2022-05-10
申请号：CN202111616640.1
申请日：2021-12-27
申请人： 北京超弦存储器研究院 , 清华大学
摘要： 本申请涉及神经网络计算技术领域，特别涉及一种神经网络批标准化层硬件实现方法、装置、设备及介质，其中，方法包括：在神经网络中，确定神经网络的当前卷积结果；基于当前卷积结果生成K矩阵，并得到与K矩阵呈映射关系的忆阻器阵列，其中，忆阻器阵列的电导差值与K矩阵的参数相对应；利用忆阻器阵列进行神经网络的BN层计算，得到BN层的计算结果。由此，解决了相关技术中BN层计算只适用于二值神经网络，不适合用于较高精度的神经网络硬件实现等问题，通过在忆阻器阵列上实现BN层计算，节约了数据在处理器单元和忆阻器阵列单元之间的来回传输，提高系统能效。
-
公开(公告)号：CN114268320A
公开(公告)日：2022-04-01
申请号：CN202111591131.8
申请日：2021-12-23
申请人： 北京超弦存储器研究院 , 清华大学
IPC分类号： H03M1/80
摘要： 一种数模转换电路、电子装置以及操作方法。该数模转换电路包括：第一电压端；第二电压端；忆阻器串模块，包括M个忆阻器，M个第一输出端以及模式切换模块；忆阻器设置模块，包括M个第一输入端、第二控制信号输入端和M个第三电压端；以及多路选择模块，包括M个第二输入端、m个数字信号输入端以及第二输出端，配置为根据数字转换信号对应地选择M个第二输入端之一与第二输出端电连接；其中，M＝2^m，m为大于1的整数。该数模转换电路能够表示多比特数据以匹配各类非线性函数，从而拓宽了非线性模拟信号的生成区间。
-
公开(公告)号：CN114268320B
公开(公告)日：2024-09-24
申请号：CN202111591131.8
申请日：2021-12-23
申请人： 北京超弦存储器研究院 , 清华大学
IPC分类号： H03M1/80
摘要： 一种数模转换电路、电子装置以及操作方法。该数模转换电路包括：第一电压端；第二电压端；忆阻器串模块，包括M个忆阻器，M个第一输出端以及模式切换模块；忆阻器设置模块，包括M个第一输入端、第二控制信号输入端和M个第三电压端；以及多路选择模块，包括M个第二输入端、m个数字信号输入端以及第二输出端，配置为根据数字转换信号对应地选择M个第二输入端之一与第二输出端电连接；其中，M＝2^m，m为大于1的整数。该数模转换电路能够表示多比特数据以匹配各类非线性函数，从而拓宽了非线性模拟信号的生成区间。
-
公开(公告)号：CN114389612A
公开(公告)日：2022-04-22
申请号：CN202210038250.9
申请日：2022-01-13
申请人： 北京超弦存储器研究院 , 清华大学
摘要： 一种基于忆阻器阵列的模数转化器的校准方法及电子装置。该模数转换器包括输入端、偏置端以及结果输出端，该校准方法包括：通过使用忆阻器阵列的至少一列进行乘加运算，向输入端提供第一电流，并通过调节电路向偏置端提供参考电流，以在结果输出端得到第一数字输出值；判断第一数字输出值与第一电流对应的目标数字输出值是否匹配；以及响应于第一数字输出值与目标数字输出值不匹配，调节向调节电路提供的参考电流的大小。该方法及装置可以实现对模数转换器的校准，并且对现有忆阻器阵列架构的开销小、操作简便。
-
公开(公告)号：CN118763122A
公开(公告)日：2024-10-11
申请号：CN202410771539.0
申请日：2024-06-14
申请人： 清华大学
IPC分类号： H01L29/786 , H01L21/34 , H01L29/06 , H01L29/10 , H01L29/417 , H01L29/423
摘要： 本公开提供了具有C形沟道的竖直晶体管及其制造方法。该竖直晶体管包括：在衬底上方在竖直方向上依次设置的源极、栅极和漏极，源极、栅极和漏极均具有中心设置有孔的板形状，源极和漏极的孔的面积小于栅极的孔的面积；在栅极的孔的内壁上形成的栅介质，栅介质在竖直方向上具有开口向内的C形剖面；以及在竖直方向上沿源极的孔的内壁、栅介质的开口和漏极的孔的内壁延伸的半导体材料层，半导体材料层的沿开口的部分形成C形沟道。根据本公开的具有C形沟道的竖直晶体管及其制造方法，可以在晶体管中实现独立的源极和漏极接触，使得不仅可以降低光刻成本，而且可以避免后续的工艺步骤对先前形成的晶体管层性能的影响。
-
公开(公告)号：CN116797446B
公开(公告)日：2024-09-24
申请号：CN202210265514.4
申请日：2022-03-17
申请人： 中国移动通信有限公司研究院 , 清华大学 , 中国移动通信集团有限公司
摘要： 本发明提供了一种数据处理方法、装置及设备，其中，数据处理方法包括：利用目标颜色转换模型，对至少一个参考图像进行颜色转换，得到各所述参考图像对应的输出信息；根据所述参考图像对应的输出信息，设置图像采集参数；在设置后的图像采集参数下，采集第一待处理图像；其中，所述目标颜色转换模型的输出信息为N维向量，每一维向量代表一种图像颜色转换方式及对应的更改量；所述N为大于或等于1的整数。本方案很好的解决了现有技术中针对颜色转换的数据处理方案不具有可解释性，无法对后续方案进行有效指导的问题。
-
公开(公告)号：CN114499538B
公开(公告)日：2024-08-20
申请号：CN202111542066.X
申请日：2021-12-16
申请人： 清华大学
IPC分类号： H03M7/36
摘要： 本申请涉及集成电路技术领域，特别涉及一种多比特输入数据编码方法、装置、电子设备及存储介质，方法应用于忆阻器存算一体系统，包括以下步骤：在忆阻器存算一体系统中，获取至少一个多比特数据；由至少一个多比特数据生成用于表示多比特数据的多个加权脉冲组；计算每个加权脉冲组的脉冲的计算结果，并由每个加权脉冲组的脉冲的计算结果和对应的权值，加权求和得到多比特输入数据编码结果。由此，解决了相关技术中忆阻器存算一体系统的多比特输入数据编码类型，存在运算精度、运算时间和硬件开销难以折中等问题。
-
公开(公告)号：CN118509729A
公开(公告)日：2024-08-16
申请号：CN202310180472.9
申请日：2023-02-15
申请人： 清华大学 , OPPO广东移动通信有限公司 , 哲库科技(上海)有限公司
摘要： 本申请实施例公开了一种基于存算一体阵列的图像传感器及芯片，该图像传感器包括：外围电路、以存算一体阵列作为电路结构且复用外围电路的感光区和计算区；其中：感光区的存算一体阵列采用具有光电调制特性的忆阻器作为基本单元；感光区用于在进行图像曝光时将入射的光信号调制成电导值，并以电导值存储曝光后的图像；计算区用于存储神经网络的权重信息，并基于神经网络的权重信息和图像的特征图对图像进行推理，将产生的模拟电流输出给外围电路；外围电路用于对输入的数字信号进行数模转换后形成模拟电压施加在感光区或计算区，并对感光区或计算区产生的模拟电流进行模数转换后输出。
-
-
-
-
-
-
-
-
-
搜索结果
318 条记录 (耗时 0.048 秒)
