-
公开(公告)号：CN118626408B
公开(公告)日：2024-10-25
申请号：CN202411088042.5
申请日：2024-08-09
申请人： 华中科技大学
IPC分类号： G06F12/0806 , G06N3/0464 , G06N3/049 , G06N3/0499 , G06N3/092
摘要： 本发明公开了一种存内计算系统，属于集成电路技术领域；本发明包括存内计算模块、存储模块和缓存模块；存内计算模块包括n个并行的存内计算单元，用于一一对应实现预设神经网络的n个网络层的运算；n≥1；缓存模块包括：缓存控制单元、n个缓存通道和互连网络结构；当某一存内计算单元A所需的数据由存内计算单元B产生时，则将存内计算单元B产生的数据暂存在对应的缓存通道中，在存内计算单元A需要时，该数据通过互连网络结构从存内计算单元B对应的缓存通道传输至存内计算单元A对应的缓存通道，进而传送至存内计算单元A，该过程不用经过内存模块进行交互，降低了数据传输开销，传输效率较高，提高了神经网络在存内计算系统的计算效率。
-
公开(公告)号：CN118626408A
公开(公告)日：2024-09-10
申请号：CN202411088042.5
申请日：2024-08-09
申请人： 华中科技大学
IPC分类号： G06F12/0806 , G06N3/0464 , G06N3/049 , G06N3/0499 , G06N3/092
摘要： 本发明公开了一种存内计算系统，属于集成电路技术领域；本发明包括存内计算模块、存储模块和缓存模块；存内计算模块包括n个并行的存内计算单元，用于一一对应实现预设神经网络的n个网络层的运算；n≥1；缓存模块包括：缓存控制单元、n个缓存通道和互连网络结构；当某一存内计算单元A所需的数据由存内计算单元B产生时，则将存内计算单元B产生的数据暂存在对应的缓存通道中，在存内计算单元A需要时，该数据通过互连网络结构从存内计算单元B对应的缓存通道传输至存内计算单元A对应的缓存通道，进而传送至存内计算单元A，该过程不用经过内存模块进行交互，降低了数据传输开销，传输效率较高，提高了神经网络在存内计算系统的计算效率。
-
公开(公告)号：CN118074717B
公开(公告)日：2024-06-21
申请号：CN202410494146.X
申请日：2024-04-24
申请人： 华中科技大学
摘要： 本发明属于人工智能、存算一体领域，其公开了一种面向存算的低功耗比特可重构模数转换器及其操作方法，模数转换器包括可选通自举开关、第一逐次逼近电路、第二逐次逼近电路和开关电路，其中，可选通自举开关根据选通信号OPT将信号采样保持在不同的端口；两级逐次逼近电路分别从不同的端口获取信号并进行模数转换；两级电路之间通过开关电路连接，两级逐次逼近电路之间的残差处理是基于电荷重分配的无源残差转移完成的。通过以上结构，可以实现存内计算的高速矩阵运算，通过比特可重构模数转换读出功能，减小存算数据进行模数转换的功耗，有效地提升存内计算芯片计算能效。
-
公开(公告)号：CN118074717A
公开(公告)日：2024-05-24
申请号：CN202410494146.X
申请日：2024-04-24
申请人： 华中科技大学
摘要： 本发明属于人工智能、存算一体领域，其公开了一种面向存算的低功耗比特可重构模数转换器及其操作方法，模数转换器包括可选通自举开关、第一逐次逼近电路、第二逐次逼近电路和开关电路，其中，可选通自举开关根据选通信号OPT将信号采样保持在不同的端口；两级逐次逼近电路分别从不同的端口获取信号并进行模数转换；两级电路之间通过开关电路连接，两级逐次逼近电路之间的残差处理是基于电荷重分配的无源残差转移完成的。通过以上结构，可以实现存内计算的高速矩阵运算，通过比特可重构模数转换读出功能，减小存算数据进行模数转换的功耗，有效地提升存内计算芯片计算能效。
-
-
-
搜索结果
4 条记录 (耗时 0.026 秒)
