-
公开(公告)号：CN105393353B
公开(公告)日：2018-06-15
申请号：CN201480038640.X
申请日：2014-06-30
申请人： 华为技术有限公司
IPC分类号： H01L25/00
CPC分类号： H01L25/00 , H01L2924/0002 , H01L2924/00
摘要： 本发明实施例提供了一种3D堆叠器件，包括：第一基板，用于承载计算单元；第二基板，用于承载存储单元；第一天线阵列，位于第一基板上，与计算单元电连接，且指向第二基板，用于发射计算单元输出的数据和/或接收第二天线阵列发射的数据；第二天线阵列，位于第二基板上，与存储单元电连接，且指向第一基板，用于接收第一天线阵列发射的数据和/或接收存储单元输出的数据；调节单元，用于调节第一天线阵列和/或第二天线阵列中的天线的传输参数，以确保计算单元中的内核与存储单元中的存储子单元之间完成数据传输，本发明实施例还提供了一种芯片及通信方法，采用本发明，可提升芯片内部的传输带宽，且传输通路可根据应用需求进行动态分配。
-
公开(公告)号：CN105469821A
公开(公告)日：2016-04-06
申请号：CN201410255252.9
申请日：2014-06-10
CPC分类号： G11C11/161
摘要： 本发明公开了隧道磁电阻效应存储装置，包括依次层叠的第一磁头单元、磁化方向可变的轨道自由层和第二磁头单元；第一磁头单元包括依次层叠的第一电极层、磁化方向固定的第一固定层和第一绝缘层；第二磁头单元包括第二电极层；轨道自由层设于第一绝缘层和第二电极层之间，且轨道自由层呈U型，轨道自由层包括多个依次排列的磁畴和位于相邻的两个磁畴之间的磁畴壁；第一磁头单元收容于轨道自由层的U型腔内，或第二磁头单元收容于轨道自由层的U型腔内；第一电极层和第二电极层分别对应连接于外界电压的两端。该存储装置采用三维U型轨道自由层，增加了存储容量，简化了外围电路结构，降低了生产成本和工艺难度。还公开了制备方法，和存储器。
-
-
公开(公告)号：CN117555894A
公开(公告)日：2024-02-13
申请号：CN202210939851.7
申请日：2022-08-05
申请人： 华为技术有限公司
摘要： 本申请提供一种分布式数据库中创建全局二级索引的方法及装置，应用于第一节点，该方法包括：接收第一指示，所述第一指示用于指示创建基表中至少一个属性的全局二级索引；根据所述第一指示，向用于存储所述基表的第二节点发送第一请求；其中，所述第一请求用于请求获取第一目标信息，所述第一目标信息包括所述基表中的所述至少一个属性；接收来自所述第二节点的所述第一目标信息，并根据所述第一目标信息创建所述全局二级索引。本申请提供的方案，能够在保证性能和成本的同时，创建可用性高的全局二级索引。
-
公开(公告)号：CN117555893A
公开(公告)日：2024-02-13
申请号：CN202210938926.X
申请日：2022-08-05
申请人： 华为技术有限公司
摘要： 本申请提供一种处理全局二级索引的方法及装置，应用于第一节点，该方法包括：生成第一指示，所述第一指示用于指示更新或删除全局二级索引中满足第一条件的第一元组；其中，所述第一条件包括：元组中属于第一目标属性的数据的取值为第一数据值；其中，所述第一目标属性不包含空值；向用于存储所述全局二级索引的第二节点发送所述第一指示，以使所述第二节点按照所述第一指示更新或删除所述全局二级索引中满足所述第一条件的所述第一元组。本申请提供的方案，能够提高对基表的全局二级索引进行数据操作的效率和性能。
-
公开(公告)号：CN116932580A
公开(公告)日：2023-10-24
申请号：CN202210334793.5
申请日：2022-03-31
申请人： 华为技术有限公司
IPC分类号： G06F16/2453 , G06F16/242
摘要： 本申请公开了一种基数估计方法及装置，该方法包括：根据目标分布特征和映射关系信息，从多个模型类型中选择目标模型类型，映射关系信息包括这多个模型类型与预知的分布特征之间的映射关系，目标分布特征是从基于分析指令采集到的样本数据中提取的；根据目标模型类型，获得目标模型类型对应的目标模型，目标模型用于对数据库的查询指令执行基数估计。实施本申请，能够实现用于基数估计的模型的精准构建，有利于提高基数估计的准确率。
-
-
公开(公告)号：CN105393353A
公开(公告)日：2016-03-09
申请号：CN201480038640.X
申请日：2014-06-30
申请人： 华为技术有限公司
IPC分类号： H01L25/00
CPC分类号： H01L25/00 , H01L2924/0002 , H01L2924/00
摘要： 本发明实施例提供了一种3D堆叠器件，包括：第一基板，用于承载计算单元；第二基板，用于承载存储单元；第一天线阵列，位于第一基板上，与计算单元电连接，且指向第二基板，用于发射计算单元输出的数据和/或接收第二天线阵列发射的数据；第二天线阵列，位于第二基板上，与存储单元电连接，且指向第一基板，用于接收第一天线阵列发射的数据和/或接收存储单元输出的数据；调节单元，用于调节第一天线阵列和/或第二天线阵列中的天线的传输参数，以确保计算单元中的内核与存储单元中的存储子单元之间完成数据传输，本发明实施例还提供了一种芯片及通信方法，采用本发明，可提升芯片内部的传输带宽，且传输通路可根据应用需求进行动态分配。
-
公开(公告)号：CN105247677A
公开(公告)日：2016-01-13
申请号：CN201480003525.9
申请日：2014-04-30
申请人： 华为技术有限公司
IPC分类号： H01L27/115 , H01L45/00
CPC分类号： H01L27/115 , H01L45/00
摘要： 一种相变存储器，包括存储节点，存储节点包括：下电极(1)，用于连接衬底；第一相变层(2)，位于下电极之上；第二相变层(3)，层叠于第一相变层上；上电极(4)，位于第二相变层上；存储节点根据第一相变层和第二相变层不同的阻值来存储不同的数据。由于在第二相变层和第一相变层之间不设置隔离层，不仅降低制作存储节点的工艺复杂度，也降低了存储节点的生产成本。
-
公开(公告)号：CN1283052C
公开(公告)日：2006-11-01
申请号：CN02148368.X
申请日：2002-11-11
申请人： 华为技术有限公司
摘要： 本发明公开了一种数字交叉连接设备间时分复用时隙的半永久连接方法，该方法首先在数字交叉连接设备(DXC)内部设置交换网络母线(HW)接口单元，所述HW接口单元连接在设备内部的时隙交换总线上，所述HW接口单元上设置有时隙交换总线接口电路，然后将需要进行时隙交换的DXC设备通过HW接口单元上设置的时隙交换总线接口电路连接起来，通过上述相互连接的DXC设备上的HW接口单元上设置的时隙交换总线接口电路完成TDM时隙的半永久连接；采用上述方案完成DXC设备间的TDM时隙交换功能，中间途径少，可靠性高，并且硬件电路简单，成本低。
-
-
-
-
-
-
-
-
-
搜索结果
29 条记录 (耗时 0.035 秒)
