-
公开(公告)号：CN118866680A
公开(公告)日：2024-10-29
申请号：CN202410830828.3
申请日：2024-06-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/3213 , H01L21/8238
Abstract: 提供了处理金属栅极的方法、制造半导体装置的方法、及蚀刻金属的方法，诸如用于处理金属栅极的方法。一种用于蚀刻金属的方法包含在金属上方形成硬遮罩，其中硬遮罩包含界定开口的侧壁；以及进行包含将氮化碳膜沉积于侧壁上及蚀刻金属的循环的电浆蚀刻工艺。
-
公开(公告)号：CN113555320B
公开(公告)日：2023-12-08
申请号：CN202110546015.8
申请日：2021-05-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 提供一种半导体装置及其形成方法。方法包含在基底上方形成第一鳍状物以及第二鳍状物。方法包含形成横跨第一鳍状物以及第二鳍状物的第一虚置栅极结构，第一虚置栅极结构包含第一虚置栅极介电质以及设置在第一虚置栅极介电质上方的第一虚置栅极。方法包含以栅极隔离结构取代第一虚置栅极的一部分，第一虚置栅极的部分设置在第二鳍状物上方。方法包含移除第一虚置栅极。方法包含移除在第一鳍状物周围的第一虚置栅极介电质的第一部分，同时保持在第二鳍状物周围的第一虚置栅极介电质的第二部分完整。方法包含形成横跨第一鳍状物以及第二鳍状物的栅极部件，其中栅极隔离结构与栅极部件相交。
-
公开(公告)号：CN111106000B
公开(公告)日：2022-10-04
申请号：CN201910253134.7
申请日：2019-03-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/28 , H01L21/336
Abstract: 本公开涉及形成半导体器件的方法。一种形成半导体器件的方法包括：刻蚀栅极堆叠以形成延伸到栅极堆叠中的沟槽；在栅极堆叠的侧壁上形成电介质层，并且侧壁暴露于沟槽；以及刻蚀电介质层以移除沟槽的底部的电介质层的第一部分。在刻蚀电介质层之后，栅极堆叠的侧壁上的电介质层的第二部分保留。在移除电介质层的第一部分之后，移除电介质层的第二部分以露出栅极堆叠的侧壁。用电介质区域填充沟槽以形成电介质区域，其中，电介质区域接触栅极堆叠的侧壁。
-
公开(公告)号：CN114975121A
公开(公告)日：2022-08-30
申请号：CN202210292168.9
申请日：2022-03-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78
Abstract: 半导体装置与其制作方法关于形成沟槽于半导体装置的鳍状物(如鳍状场效晶体管装置的鳍状物)上，并形成多层介电结构于沟槽中。依据应用可控制多层介电结构的轮廓，以减少阴影效应并减少切割失败的风险，并具有其他可能的优点。多层介电结构可包含两层、三层、或任何数目的层状物，且可具有阶状轮廓、线性轮廓、或任何其他种类的轮廓。
-
公开(公告)号：CN109216354B
公开(公告)日：2021-04-06
申请号：CN201810200862.7
申请日：2018-03-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L21/8234
Abstract: 本发明提供了用于在半导体器件结构中切割(例如分割)金属栅极结构的方法。在一些实例中，双层结构可以在替换栅极制造工艺中形成子金属栅极结构。在实例中，半导体器件包括设置在层间介电(ILD)层中的多个金属栅极结构，其中，层间介电(ILD)层设置在衬底上，设置在金属栅极结构之间的隔离结构，其中，ILD层限制隔离结构的周界，以及设置在ILD层和隔离结构之间的介电结构。本发明的实施例还涉及金属栅极结构切割工艺。
-
Patent Agency Ranking
公开(公告)号：CN109860183A
公开(公告)日：2019-06-07
申请号：CN201810825543.5
申请日：2018-07-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L29/78 , H01L29/423 , H01L21/336
Abstract: 本发明的实施例提供了半导体器件及其形成方法。第一FinFET器件包括在顶视图中在第一方向上延伸的第一鳍结构。第二FinFET器件包括在顶视图中在第一方向上延伸的第二鳍结构。第一FinFET器件和第二FinFET器件是不同类型的FinFET器件。在顶视图中多个栅极结构在第二方向上延伸。第二方向不同于第一方向。每个栅极结构部分地包裹在第一鳍结构和第二鳍结构周围。在第一FinFET器件和第二FinFET器件之间设置介电结构。介电结构将每个栅极结构切割成用于第一FinFET器件的第一区段和用于第二FinFET器件的第二区段。介电结构位于相比于第二FinFET器件更靠近第一FinFET器件的位置。
-
公开(公告)号：CN112750772B
公开(公告)日：2025-01-10
申请号：CN202011172451.5
申请日：2020-10-28
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开涉及半导体器件和方法。一种方法包括：在衬底上形成第一鳍和第二鳍；在所述第一鳍和所述第二鳍之上形成虚设栅极材料；使用第一蚀刻工艺蚀刻所述虚设栅极材料，以在所述第一鳍和所述第二鳍之间形成凹槽，其中，在所述第一蚀刻工艺期间，在所述凹槽的侧壁上形成牺牲材料；用绝缘材料填充所述凹槽；使用第二蚀刻工艺去除所述虚设栅极材料和所述牺牲材料；以及在所述第一鳍之上形成第一替换栅极并在所述第二鳍之上形成第二替换栅极，其中，所述第一替换栅极通过所述绝缘材料与所述第二替换栅极分隔开。
-
公开(公告)号：CN115249653A
公开(公告)日：2022-10-28
申请号：CN202210610840.4
申请日：2022-05-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234
Abstract: 半导体装置的制造方法包括沿着第一方向形成第一半导体鳍状物与第二半导体鳍状物于基板上。方法包括沿着第一方向形成介电鳍状物于第一半导体鳍状物与第二半导体鳍状物之间。方法包括沿着第二方向形成虚置栅极结构以跨过第一半导体鳍状物、第二半导体鳍状物、与介电鳍状物，且第二方向垂直于第一方向。方法包括进行多个阶段的蚀刻制程，移除介电鳍状物上的虚置栅极结构的一部分以形成沟槽。每一阶段含有非等向蚀刻与等向蚀刻的组合，使沟槽的个别内侧侧壁之间沿着第二方向的距离变化在阀值内。
-
公开(公告)号：CN115148785A
公开(公告)日：2022-10-04
申请号：CN202210577919.1
申请日：2022-05-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L29/10 , H01L29/423 , H01L29/78 , H01L21/335
Abstract: 一种半导体装置，包括在基底上设置一隔离区域。多个通道自基底延伸并穿过隔离区域，此些通道包括一有源通道和一非有源通道。一虚置鳍部设置在隔离区域上且位于有源通道和非有源通道之间。一有源栅极设置在有源通道和非有源通道的上方且接触隔离区域。一介电材料延伸穿过有源栅极并接触虚置鳍部的顶部。此非有源通道是一最接近介电材料的非有源通道。此有源通道的长轴在第一方向上延伸。此有源栅极的长轴在第二方向上延伸。此有源通道从基底沿着第三方向延伸。介电材料更靠近非有源通道而不是更靠近有源通道。
-
公开(公告)号：CN109817580A
公开(公告)日：2019-05-28
申请号：CN201811062947.X
申请日：2018-09-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 本文公开了用于集成电路器件，具体地，用于鳍式场效应晶体管器件的栅极切割工艺。示例性方法包括接收包括栅极结构的集成电路器件，以及实施栅极切割工艺以将栅极结构分为第一栅极结构和第二栅极结构。栅极切割工艺包括选择性地去除栅极结构的部分，从而使得残留的栅极介电层在第一栅极结构和第二栅极结构之间延伸。在一些实施方式中，残留的栅极电介质包括高k介电材料。该方法还包括在第一栅极结构和第二栅极结构之间形成栅极隔离区域。本发明的实施例还涉及栅极电介质保留的栅极切割工艺。
-
-
-
-
-
-
-
-
-
Search Results
51
records
(took 0.034 seconds)
