-
公开(公告)号：CN113140672A
公开(公告)日：2021-07-20
申请号：CN202110054250.3
申请日：2021-01-15
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开涉及半导体器件及方法。在一个实施例中，一种方法包括：在半导体衬底上方形成第一金属间电介质(IMD)层；在第一IMD层上方形成底部电极层；在底部电极层上方形成磁性隧道结(MTJ)薄膜堆叠；在MTJ薄膜堆叠上方形成第一顶部电极层；形成覆盖第一顶部电极层的第一区域的保护掩模，第一顶部电极层的第二区域未被保护掩模覆盖；在保护掩模和第一顶部电极层上方形成第二顶部电极层；以及利用离子束蚀刻(IBE)工艺对第二顶部电极层、第一顶部电极层、MTJ薄膜堆叠、底部电极层和第一IMD层进行图案化以形成MRAM单元，其中，保护掩模在IBE工艺期间被蚀刻。
-
公开(公告)号：CN113270544B
公开(公告)日：2025-05-02
申请号：CN202110016446.3
申请日：2021-01-07
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开涉及半导体器件及方法。在实施例中，一种器件包括：磁阻随机存取存储器(MRAM)阵列，包括以行和列布置的MRAM单元，其中，列中的第一列包括：第一底部电极，沿着第一列布置；第一磁性隧道结(MTJ)堆叠，位于第一底部电极之上；第一共享电极，位于每个第一MTJ堆叠之上；第二底部电极，沿着第一列布置；第二MTJ堆叠，位于第二底部电极之上；第二共享电极，位于每个第二MTJ堆叠之上；位线，电连接到第一共享电极和第二共享电极。
-
公开(公告)号：CN113380851B
公开(公告)日：2024-12-24
申请号：CN202110594773.7
申请日：2021-05-28
Applicant: 台湾积体电路制造股份有限公司
Abstract: 在衬底上方形成磁性隧道结(MTJ)存储器单元和金属蚀刻掩模部分。在金属蚀刻掩模部分上方沉积至少一个介电蚀刻停止层，并且在至少一个介电蚀刻停止层上方沉积通孔级介电层。可以穿过通孔级介电层蚀刻通孔腔，并且至少一个介电蚀刻停止层的顶面物理暴露。可以通过去除至少一个介电蚀刻停止层和金属蚀刻掩模部分的部分来垂直延伸通孔腔。直接在顶部电极的位于通孔腔中的顶面上形成接触通孔结构，以提供至顶部电极的低电阻接触件。本申请的实施例还涉及MTJ存储器器件及其形成方法和形成存储器器件的方法。
-
公开(公告)号：CN110970553A
公开(公告)日：2020-04-07
申请号：CN201910897145.9
申请日：2019-09-23
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开涉及集成电路和形成集成电路的方法。一种形成集成电路的方法，包括：形成磁性隧道结(MTJ)堆叠层；在MTJ堆叠层上方沉积导电蚀刻停止层；在导电蚀刻停止层上方沉积导电硬掩模；以及图案化导电硬掩模以形成蚀刻掩模。图案化被导电蚀刻停止层停止。方法还包括：使用蚀刻掩模来蚀刻导电蚀刻停止层以定义图案；以及蚀刻MTJ堆叠层以形成MTJ堆叠。
-
公开(公告)号：CN110010759B
公开(公告)日：2023-04-25
申请号：CN201811393096.7
申请日：2018-11-21
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明的实施例提供了由半导体器件形成的磁性隧道结单元的MRAM器件及其形成方法。在制造半导体器件的方法中，形成磁性随机存取存储器(MRAM)单元结构。MRAM单元结构包括底部电极、磁性隧道结(MTJ)堆叠件和顶部电极。在MRAM单元结构上方形成第一绝缘覆盖层。在第一绝缘覆盖层上方形成第二绝缘覆盖层。形成层间介电(ILD)层。在ILD层中形成接触开口，由此暴露第二绝缘覆盖层。去除第二绝缘覆盖层的部分和第一绝缘覆盖层的部分，由此暴露顶部电极。在与顶部电极接触的开口中形成导电层。
-
Patent Agency Ranking
公开(公告)号：CN111129067B
公开(公告)日：2022-09-16
申请号：CN201911043521.4
申请日：2019-10-30
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开涉及具有磁性隧道结的半导体器件。本公开提供了具有磁性隧道结的半导体器件。一种半导体器件包括：衬底；存储器阵列，位于衬底上方，存储器阵列包括第一磁性隧道结(MTJ)，其中第一MTJ位于衬底上方的第一电介质层中；以及电阻器电路，位于衬底上方，电阻器电路包括第二MTJ，其中第二MTJ位于第一电介质层中。
-
公开(公告)号：CN113270544A
公开(公告)日：2021-08-17
申请号：CN202110016446.3
申请日：2021-01-07
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开涉及半导体器件及方法。在实施例中，一种器件包括：磁阻随机存取存储器(MRAM)阵列，包括以行和列布置的MRAM单元，其中，列中的第一列包括：第一底部电极，沿着第一列布置；第一磁性隧道结(MTJ)堆叠，位于第一底部电极之上；第一共享电极，位于每个第一MTJ堆叠之上；第二底部电极，沿着第一列布置；第二MTJ堆叠，位于第二底部电极之上；第二共享电极，位于每个第二MTJ堆叠之上；位线，电连接到第一共享电极和第二共享电极。
-
公开(公告)号：CN110010759A
公开(公告)日：2019-07-12
申请号：CN201811393096.7
申请日：2018-11-21
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明的实施例提供了由半导体器件形成的磁性隧道结单元的MRAM器件及其形成方法。在制造半导体器件的方法中，形成磁性随机存取存储器(MRAM)单元结构。MRAM单元结构包括底部电极、磁性隧道结(MTJ)堆叠件和顶部电极。在MRAM单元结构上方形成第一绝缘覆盖层。在第一绝缘覆盖层上方形成第二绝缘覆盖层。形成层间介电(ILD)层。在ILD层中形成接触开口，由此暴露第二绝缘覆盖层。去除第二绝缘覆盖层的部分和第一绝缘覆盖层的部分，由此暴露顶部电极。在与顶部电极接触的开口中形成导电层。
-
公开(公告)号：CN109786546A
公开(公告)日：2019-05-21
申请号：CN201811307722.6
申请日：2018-11-05
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本揭露描述一种磁隧道接面结构形成方法，利用离子束蚀刻制程而非反应性离子蚀刻制程的方法，用以形成磁隧道接面(magnetic tunnel junction；MTJ)结构。例如，此方法包括在互连层上形成磁隧道接面结构层，互连层包括第一区域及第二区域。此方法进一步包括沉积遮罩层于第一区域中的磁隧道接面结构层上方，及形成遮蔽结构于第二区域中的磁隧道接面结构层上方。此方法亦包括以离子束蚀刻制程蚀刻遮蔽结构之间的磁隧道接面结构层，以在互连层的第二区域中的介层孔上方形成磁隧道接面结构；及利用离子束蚀刻制程移除互连层的第一区域中的遮罩层、顶部电极、磁隧道接面堆叠，及底部电极的一部分。
-
公开(公告)号：CN108807152A
公开(公告)日：2018-11-13
申请号：CN201710884386.0
申请日：2017-09-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/033 , H01L21/3213 , H01L21/311
Abstract: 一种半导体装置的形成方法包括：定义第一芯与第二芯于硬掩模层上。方法亦包括沿着第一芯与第二芯的侧壁及上方沉积间隔物层，并形成牺牲材料于第一芯与第二芯之间的间隔物层上。牺牲材料包括无机氧化物。移除间隔物层的第一水平部份，以露出第一芯与第二芯。间隔物层的保留部份提供多个间隔物于第一芯与第二芯的侧壁上。方法亦包括移除第一芯与第二芯，并采用间隔物与牺牲材料作为蚀刻掩模，以图案化硬掩模层。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.03 seconds)
