公开(公告)号：CN1648775A

公开(公告)日：2005-08-03

申请号：CN200410057194.5

申请日：2004-08-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林本坚 ,  杨平 ,  谢弘璋 ,  辜耀进 ,  林进祥 ,  游秋山

IPC: G03F7/20 ,  H01L21/00

CPC classification number: G03F7/70425 ,  G03F1/72 ,  G03F1/76 ,  G03F1/84 ,  G03F7/70383 ,  G03F9/7003 ,  G03F9/7011 ,  G03F9/7046 ,  G03F9/7049

Abstract: 揭露一种方法与系统，用以处理在一掩模或倍缩掩模基底上一个或多个倾斜的特征。在将所述掩模或倍缩掩模基底与一预定的参考系统对准之后，决定在所述掩模或倍缩掩模基底上要被处理的一个特征的一个偏移角，所述偏移角是对于所述预定的参考系统的水平或垂直参考方向而言。所述掩模或倍缩掩模基底在一预定的方向上被旋转所述偏移角度；而且使用所述预定的参考系统处理在所述掩模或倍缩掩模基底上的所述特征，其中所述特征是在所述预定的参考系统的水平或垂直参考方向上被处理。

公开(公告)号：CN101140929A

公开(公告)日：2008-03-12

申请号：CN200710106971.4

申请日：2007-05-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林宜经 ,  陈椿瑶 ,  王铨中 ,  伍寿国 ,  王中枢 ,  黄建华 ,  陈昆龙 ,  杨平

IPC: H01L27/04 ,  H01L27/108 ,  H01L21/8242

CPC classification number: H01L27/10897 ,  H01L27/0207 ,  H01L27/10852 ,  H01L27/10894

Abstract: 一种半导体装置、嵌入式存储器及其制造方法，包括：一基底，具有多个第一晶体管于一存储单元阵列区内与多个第二晶体管于一周边区内；一第一介电层于上述基底上，第一介电层中嵌有多个与第一晶体管电性连接的多个第一与第二导体插塞；一第二介电层于第一介电层上，第二介电层包括多个电容器开口，暴露上述第一导体插塞；以及多个电容器至少部分嵌于上述电容器开口内，上述电容器包括多个下电极板、一电容器介电层于下电极板上与一共用的上电极板置于上述电容器介电层上，下电极板分别置于电容器开口内、并分别电性连接第一导体插塞，上述共用的上电极板具有一上电极板开口，而暴露第二介电层，且上述共用的上电极板是为上述电容器所共用。

公开(公告)号：CN100445870C

公开(公告)日：2008-12-24

申请号：CN200410057194.5

申请日：2004-08-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林本坚 ,  杨平 ,  谢弘璋 ,  辜耀进 ,  林进祥 ,  游秋山

IPC: G03F7/20 ,  H01L21/00

CPC classification number: G03F7/70425 ,  G03F1/72 ,  G03F1/76 ,  G03F1/84 ,  G03F7/70383 ,  G03F9/7003 ,  G03F9/7011 ,  G03F9/7046 ,  G03F9/7049

Abstract: 揭露一种方法与系统，用以处理在一掩模或倍缩掩模基底上一个或多个倾斜的特征。在将所述掩模或倍缩掩模基底与一预定的参考系统对准之后，决定在所述掩模或倍缩掩模基底上要被处理的一个特征的一个偏移角，所述偏移角是对于所述预定的参考系统的水平或垂直参考方向而言。所述掩模或倍缩掩模基底在一预定的方向上被旋转所述偏移角度；而且使用所述预定的参考系统处理在所述掩模或倍缩掩模基底上的所述特征，其中所述特征是在所述预定的参考系统的水平或垂直参考方向上被处理。

公开(公告)号：CN100547788C

公开(公告)日：2009-10-07

申请号：CN200710106971.4

申请日：2007-05-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林宜经 ,  陈椿瑶 ,  王铨中 ,  伍寿国 ,  王中枢 ,  黄建华 ,  陈昆龙 ,  杨平

IPC: H01L27/04 ,  H01L27/108 ,  H01L21/8242

CPC classification number: H01L27/10897 ,  H01L27/0207 ,  H01L27/10852 ,  H01L27/10894

Abstract: 一种嵌入式存储器及其制造方法，包括：一基底，具有多个第一晶体管于一存储单元阵列区内与多个第二晶体管于一周边区内；一第一介电层于上述基底上，第一介电层中嵌有多个与第一晶体管电性连接的多个第一与第二导体插塞；一第二介电层于第一介电层上，第二介电层包括多个电容器开口，暴露上述第一导体插塞；以及多个电容器至少部分嵌于上述电容器开口内，上述电容器包括多个下电极板、一电容器介电层于下电极板上与一共用的上电极板置于上述电容器介电层上，下电极板分别置于电容器开口内、并分别电性连接第一导体插塞，上述共用的上电极板具有一上电极板开口，而暴露第二介电层，且上述共用的上电极板是为上述电容器所共用。