-
公开(公告)号：CN102983137B
公开(公告)日：2015-12-09
申请号：CN201110400436.6
申请日：2011-12-05
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L27/11 , H01L23/522 , H01L21/8244
CPC分类号： H01L21/76227 , H01L21/823437 , H01L27/0694 , H01L27/11
摘要： 一个实施例是半导体结构。该半导体结构包括至少两个处于衬底上的栅极结构。该栅极结构限定了处于该栅极结构之间的凹槽，且该凹槽在垂直方向上限定出深度。该深度是从至少一个该栅极结构的顶面到该衬底的顶面下方，且该深度在该衬底的隔离区域内延伸。该半导体结构进一步包括处于该凹槽中的填充材料。该填充材料具有在垂直方向上的第一厚度。该半导体结构还包括处于该凹槽中和该填充材料上方的层间介电层。该层间介电层具有处于至少一个该栅极结构顶面下方在垂直方向上的第二厚度。该第一厚度大于该第二厚度。本发明还涉及半导体结构及方法。
-
公开(公告)号：CN103050457B
公开(公告)日：2015-08-12
申请号：CN201210067310.6
申请日：2012-03-14
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L23/48 , H01L21/768
CPC分类号： H01L21/76834 , H01L21/76897 , H01L29/66628 , H01L29/66636
摘要： 本发明公开了一种半导体结构，半导体结构包括：外延区域、栅极结构、接触隔离件、和蚀刻停止层。外延区域位于衬底中。外延区域的顶面高于衬底的顶面，并且外延区域具有在衬底的顶面和外延区域的顶面之间的小平面。栅极结构位于衬底上方。接触隔离件横向位于外延区域的小平面和栅极结构之间。蚀刻停止层位于接触隔离件的每个和外延区域的顶面上方并且邻接接触隔离件的每个和外延区域的顶面。接触隔离件的蚀刻选择性与蚀刻停止层的蚀刻选择性的比率等于或小于3∶1。本发明还提供了用于半导体结构接触的隔离件。
-
公开(公告)号：CN103050457A
公开(公告)日：2013-04-17
申请号：CN201210067310.6
申请日：2012-03-14
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L23/48 , H01L21/768
CPC分类号： H01L21/76834 , H01L21/76897 , H01L29/66628 , H01L29/66636
摘要： 本发明公开了一种半导体结构，半导体结构包括：外延区域、栅极结构、接触隔离件、和蚀刻停止层。外延区域位于衬底中。外延区域的顶面高于衬底的顶面，并且外延区域具有在衬底的顶面和外延区域的顶面之间的小平面。栅极结构位于衬底上方。接触隔离件横向位于外延区域的小平面和栅极结构之间。蚀刻停止层位于接触隔离件的每个和外延区域的顶面上方并且邻接接触隔离件的每个和外延区域的顶面。接触隔离件的蚀刻选择性与蚀刻停止层的蚀刻选择性的比率等于或小于3∶1。本发明还提供了用于半导体结构接触的隔离件。
-
公开(公告)号：CN102983137A
公开(公告)日：2013-03-20
申请号：CN201110400436.6
申请日：2011-12-05
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L27/11 , H01L23/522 , H01L21/8244
CPC分类号： H01L21/76227 , H01L21/823437 , H01L27/0694 , H01L27/11
摘要： 一个实施例是半导体结构。该半导体结构包括至少两个处于衬底上的栅极结构。该栅极结构限定了处于该栅极结构之间的凹槽，且该凹槽在垂直方向上限定出深度。该深度是从至少一个该栅极结构的顶面到该衬底的顶面下方，且该深度在该衬底的隔离区域内延伸。该半导体结构进一步包括处于该凹槽中的填充材料。该填充材料具有在垂直方向上的第一厚度。该半导体结构还包括处于该凹槽中和该填充材料上方的层间介电层。该层间介电层具有处于至少一个该栅极结构顶面下方在垂直方向上的第二厚度。该第一厚度大于该第二厚度。本发明还涉及半导体结构及方法。
-
公开(公告)号：CN103199062B
公开(公告)日：2015-11-25
申请号：CN201210133069.2
申请日：2012-04-28
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L21/822 , H01L21/02
CPC分类号： H01L21/02 , H01L21/20 , H01L27/0629 , H01L28/20
摘要： 提供了制造半导体器件的方法，该半导体器件包括金属栅极晶体管和电阻器。一种方法包括：提供衬底，该衬底包括晶体管器件区和隔离区；在晶体管器件区上方形成伪栅极以及在隔离区上方形成电阻器；以及用掺杂剂注入电阻器。该方法还包括：湿法蚀刻伪栅极以去除伪栅极；以及然后在晶体管器件区上方形成金属栅极从而替换伪栅极。本发明提供了采用伪栅极去除的集成电路电阻器制造。
-
公开(公告)号：CN103199062A
公开(公告)日：2013-07-10
申请号：CN201210133069.2
申请日：2012-04-28
申请人： 台湾积体电路制造股份有限公司
IPC分类号： H01L21/822 , H01L21/02
CPC分类号： H01L21/02 , H01L21/20 , H01L27/0629 , H01L28/20
摘要： 提供了制造半导体器件的方法，该半导体器件包括金属栅极晶体管和电阻器。一种方法包括：提供衬底，该衬底包括晶体管器件区和隔离区；在晶体管器件区上方形成伪栅极以及在隔离区上方形成电阻器；以及用掺杂剂注入电阻器。该方法还包括：湿法蚀刻伪栅极以去除伪栅极；以及然后在晶体管器件区上方形成金属栅极从而替换伪栅极。本发明提供了采用伪栅极去除的集成电路电阻器制造。
-
-
-
-
-
搜索结果
6 条记录 (耗时 0.03 秒)
