公开(公告)号：CN102983137A

公开(公告)日：2013-03-20

申请号：CN201110400436.6

申请日：2011-12-05

申请人： 台湾积体电路制造股份有限公司

发明人： 柯俊宏 ,  陈志辉 ,  黄明杰

IPC分类号： H01L27/11 ,  H01L23/522 ,  H01L21/8244

CPC分类号： H01L21/76227 ,  H01L21/823437 ,  H01L27/0694 ,  H01L27/11

摘要： 一个实施例是半导体结构。该半导体结构包括至少两个处于衬底上的栅极结构。该栅极结构限定了处于该栅极结构之间的凹槽，且该凹槽在垂直方向上限定出深度。该深度是从至少一个该栅极结构的顶面到该衬底的顶面下方，且该深度在该衬底的隔离区域内延伸。该半导体结构进一步包括处于该凹槽中的填充材料。该填充材料具有在垂直方向上的第一厚度。该半导体结构还包括处于该凹槽中和该填充材料上方的层间介电层。该层间介电层具有处于至少一个该栅极结构顶面下方在垂直方向上的第二厚度。该第一厚度大于该第二厚度。本发明还涉及半导体结构及方法。

公开(公告)号：CN1248315C

公开(公告)日：2006-03-29

申请号：CN01821615.3

申请日：2001-12-14

申请人： 因芬尼昂技术股份公司

发明人： M·卡斯特纳 ,  T·米科拉杰克

IPC分类号： H01L27/108 ,  H01L21/8242

CPC分类号： H01L27/108 ,  H01L27/0694 ,  H01L27/10808 ,  H01L27/1082 ,  H01L27/10835 ,  H01L27/10844 ,  H01L27/10852 ,  H01L27/10858 ,  H01L27/10861 ,  H01L27/11502 ,  H01L27/11507 ,  Y10S438/928

摘要： 本发明系关于一种制造集成半导体存储装置的方法，根据该方法，对每一个选择晶体管(8)，两个电容器模块(10、20)分别自该晶片衬底(1)的前及后侧形成。该发明方法藉由该晶片后侧的利用达到存储器存储单元的更高填充密度，两倍的存储器读取信号可用于相同存储单元表面积。对每一个选择晶体管(8)，除”0”或”1”之外的状态亦可储存于铁电存储装置，若该两个电容器模块在层厚度、表面积或材料方面具不同构造。

公开(公告)号：CN1113610A

公开(公告)日：1995-12-20

申请号：CN95106068.6

申请日：1995-05-12

申请人： 三星电子株式会社

发明人： 李柱泳

IPC分类号： H01L27/108 ,  H01L21/8242

CPC分类号： H01L27/10858 ,  H01L27/0694 ,  H01L27/10817 ,  H01L27/1082 ,  Y10S438/928

摘要： 一种带有形成在单元晶体管上方、下方的电容器的半导体存储器件，它包含形成在第一层面的第一和第二晶体管、与第一晶体管相连且形成在第一层面下方的第一存储电极、以及与第二晶体管相连且形成在第一层面上方的第二存储电极。第一和第二存储电极经由各个源区侧壁上形成的隔层连接到各源区，并在存储电极和晶体管之间形成一个切口，以获得二倍或更大的单元电容量、稳定的单元晶体管特性以及降低了的短沟道效应。

公开(公告)号：CN104362142B

公开(公告)日：2018-02-16

申请号：CN201410454357.7

申请日：2011-12-22

申请人： 美国亚德诺半导体公司

发明人： A·奥都奈尔 ,  S·艾瑞阿尔特 ,  M·J·姆菲 ,  C·莱登 ,  G·卡塞 ,  E·E·恩格利什

IPC分类号： H01L25/16 ,  H01L23/48 ,  H01L31/0392 ,  H01L31/0525 ,  H01L51/42 ,  H01L51/44 ,  H01L23/64 ,  B81B7/02

CPC分类号： G01N27/226 ,  B81B7/00 ,  B81B7/007 ,  B81B2201/0214 ,  G01N27/26 ,  G01N27/4148 ,  H01F17/00 ,  H01F17/04 ,  H01L21/82 ,  H01L23/3677 ,  H01L23/38 ,  H01L23/473 ,  H01L23/481 ,  H01L23/58 ,  H01L24/05 ,  H01L24/13 ,  H01L24/48 ,  H01L24/94 ,  H01L25/16 ,  H01L25/167 ,  H01L27/0694 ,  H01L27/14 ,  H01L27/15 ,  H01L28/00 ,  H01L28/10 ,  H01L28/20 ,  H01L28/60 ,  H01L28/82 ,  H01L28/86 ,  H01L28/90 ,  H01L31/0392 ,  H01L31/0525 ,  H01L31/0547 ,  H01L31/056 ,  H01L31/06 ,  H01L35/00 ,  H01L35/28 ,  H01L35/30 ,  H01L2224/04042 ,  H01L2224/05554 ,  H01L2224/0556 ,  H01L2224/0557 ,  H01L2224/32145 ,  H01L2224/48091 ,  H01L2224/48265 ,  H01L2225/06531 ,  H01L2924/00014 ,  H01L2924/09701 ,  H01L2924/10253 ,  H01L2924/12042 ,  H01L2924/12043 ,  H01L2924/14 ,  H01L2924/1461 ,  H01L2924/15787 ,  H01L2924/15788 ,  H01L2924/16195 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/19104 ,  H02S10/10 ,  H02S40/38 ,  Y02E10/50 ,  Y02E10/52 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/05552 ,  H01L2224/85399 ,  H01L2224/05599

摘要： 本发明涉及垂直集成系统。本发明的实施方式提供了一种集成电路系统，包括：第一层，包括半导体管芯的有源电路；在所述半导体管芯上的包括电路元件的第二层；将所述电路元件耦合到所述有源电路的电路径；以及与所述第一层和所述第二层垂直堆叠的第三层，所述第三层包括微机电系统(MEMS)部件，其中所述第三层与所述半导体管芯进行通信。

公开(公告)号：CN104347617B

公开(公告)日：2017-12-15

申请号：CN201410363615.0

申请日：2014-07-28

申请人： 英飞凌科技奥地利有限公司

发明人： A·蒙丁 ,  M·格鲁贝尔

IPC分类号： H01L27/02

CPC分类号： H01L23/49838 ,  H01L21/283 ,  H01L21/52 ,  H01L23/49541 ,  H01L23/642 ,  H01L25/16 ,  H01L25/167 ,  H01L27/0629 ,  H01L27/0694 ,  H01L27/15 ,  H01L28/40 ,  H01L28/60 ,  H01L29/772 ,  H01L33/005 ,  H01L33/38 ,  H01L33/483 ,  H01L2224/06181 ,  H01L2924/1305 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/1431 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/19103 ,  H01L2933/0016 ,  H01L2933/0033 ,  H01L2924/00

摘要： 本公开描述了在单个衬底上组合了半导体器件和电容器使得半导体器件与电容器相互电隔离的半导体芯片。在一个示例中，半导体芯片包括具有第一侧与第二侧的衬底，其中第二侧与第一侧相对。半导体芯片进一步包括形成在衬底第一侧上的半导体器件以及形成在衬底的第二侧的至少部分上的电绝缘层。半导体芯片进一步包括形成在衬底的第二侧上的电绝缘层的至少部分上的电容器器件，其中电容器器件与半导体器件电绝缘。

公开(公告)号：CN103633063B

公开(公告)日：2017-08-04

申请号：CN201310363695.5

申请日：2013-08-20

申请人： 英飞凌科技股份有限公司

发明人： P.伊尔西格勒 ,  H-P.朗 ,  A.迈泽尔 ,  T.迈耶 ,  M.聪德尔

IPC分类号： H01L23/522 ,  H01L21/768

CPC分类号： H01L27/0694 ,  H01L21/02 ,  H01L21/743 ,  H01L21/762 ,  H01L21/76224 ,  H01L21/823418 ,  H01L21/823475 ,  H01L23/48 ,  H01L27/0629 ,  H01L29/06 ,  H01L29/0657 ,  H01L29/407 ,  H01L29/417 ,  H01L29/41741 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/456 ,  H01L29/66477 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/78 ,  H01L29/7803 ,  H01L29/7813 ,  H01L29/7827 ,  H01L29/7845 ,  H01L29/861 ,  H01L2924/0002 ,  H01L2924/00

摘要： 本发明涉及半导体器件、集成电路及其制造方法。半导体器件的一个实施例包括：具有第一侧面和与第一侧面相对的第二侧面的半导体主体。半导体器件进一步包括：第一接触沟槽，其在第一侧面处延伸到半导体主体中。第一接触沟槽包括电耦合到与第一接触沟槽邻近的半导体主体的第一导电材料。半导体器件进一步包括：第二接触沟槽，其在第二侧面处延伸到半导体主体中。第二接触沟槽包括电耦合到与第二接触沟槽邻近的半导体主体的第二导电材料。

公开(公告)号：CN104170089B

公开(公告)日：2017-05-31

申请号：CN201380011427.5

申请日：2013-02-28

申请人： 皇家飞利浦有限公司

发明人： T.钟

IPC分类号： H01L27/15 ,  H01L27/06 ,  H05B33/08 ,  H01L33/22 ,  H01L33/38

CPC分类号： H01L33/007 ,  H01L25/0657 ,  H01L25/074 ,  H01L25/0756 ,  H01L27/0605 ,  H01L27/0694 ,  H01L27/15 ,  H01L33/0025 ,  H01L33/0033 ,  H01L33/06 ,  H01L33/22 ,  H01L33/382 ,  H01L2924/0002 ,  H01L2924/00

摘要： 一种用于制造外延结构的方法，包括提供衬底（102,202,302,402）和衬底的第一侧上的异质结堆叠，以及在衬底的第二侧上形成GaN发光二极管堆叠（134）。异质结堆叠包括无掺杂氮化镓（GaN）层和无掺杂GaN层上的掺杂氮化铝镓（AlGaN）层。GaN发光二极管堆叠（134）包括衬底之上的n型GaN层（136）、n型GaN层之上的GaN/氮化铟镓（InGaN）多量子阱（MQW）结构（138）、n型GaN/InGaN MQW结构之上的p型AlGaN层（140），以及p型AlGaN层之上的p型GaN层（142）。

公开(公告)号：CN103050480A

公开(公告)日：2013-04-17

申请号：CN201210289292.6

申请日：2012-08-14

申请人： 上海华虹NEC电子有限公司

发明人： 王雷 ,  郭晓波

IPC分类号： H01L23/544 ,  H01L21/331

CPC分类号： H01L22/30 ,  H01L21/6835 ,  H01L23/544 ,  H01L27/0694 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2221/68381 ,  H01L2223/54426 ,  H01L2223/54453 ,  H01L2924/0002 ,  H01L2924/00

摘要： 本发明公开了一种硅片的背面图形化的工艺方法，包括步骤：在硅片的正面完成正面图形化工艺；在硅片的正面沉积保护层；采用光刻刻蚀工艺在硅片正面形成深沟槽并用深沟槽定义出器件背面部分的对准标记；将硅片反转，用硅片的正面和一载片进行键合；对硅片的背面进行研磨到需要的厚度并将对准标记从硅片的背面露出；用对准标记进行对准，在硅片的背面进行背面图形化工艺；进行解键合工艺将硅片和载片解离。本发明方法中的对准标记从正面穿透到背面，能在进行背面图形化工艺时，不需要增加额外的光刻设备和工艺来实现背面图形和正面图形的对准，能够大幅度的降低生产成本，同时还兼容薄片工艺。

公开(公告)号：CN102569291A

公开(公告)日：2012-07-11

申请号：CN201110433902.0

申请日：2011-12-22

申请人： 美国亚德诺半导体公司

发明人： A·奥都奈尔 ,  S·艾瑞阿尔特 ,  M·J·姆菲 ,  C·莱登 ,  G·卡塞 ,  E·E·恩格利什

IPC分类号： H01L27/02

CPC分类号： G01N27/226 ,  B81B7/00 ,  B81B7/007 ,  B81B2201/0214 ,  G01N27/26 ,  G01N27/4148 ,  H01F17/00 ,  H01F17/04 ,  H01L21/82 ,  H01L23/3677 ,  H01L23/38 ,  H01L23/473 ,  H01L23/481 ,  H01L23/58 ,  H01L24/05 ,  H01L24/13 ,  H01L24/48 ,  H01L24/94 ,  H01L25/16 ,  H01L25/167 ,  H01L27/0694 ,  H01L27/14 ,  H01L27/15 ,  H01L28/00 ,  H01L28/10 ,  H01L28/20 ,  H01L28/60 ,  H01L28/82 ,  H01L28/86 ,  H01L28/90 ,  H01L31/0392 ,  H01L31/0525 ,  H01L31/0547 ,  H01L31/056 ,  H01L31/06 ,  H01L35/00 ,  H01L35/28 ,  H01L35/30 ,  H01L2224/04042 ,  H01L2224/05554 ,  H01L2224/0556 ,  H01L2224/0557 ,  H01L2224/32145 ,  H01L2224/48091 ,  H01L2224/48265 ,  H01L2225/06531 ,  H01L2924/00014 ,  H01L2924/09701 ,  H01L2924/10253 ,  H01L2924/12042 ,  H01L2924/12043 ,  H01L2924/14 ,  H01L2924/1461 ,  H01L2924/15787 ,  H01L2924/15788 ,  H01L2924/16195 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/19104 ,  H02S10/10 ,  H02S40/38 ,  Y02E10/50 ,  Y02E10/52 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/05552 ,  H01L2224/85399 ,  H01L2224/05599

摘要： 本发明涉及垂直集成系统。本发明的实施方式提供了一种集成电路系统，其包括在半导体管芯的前侧上制造的第一有源层及在所述半导体管芯的背侧上并且具有包含在其中的电气部件的第二预制层，其中所述电气部件包括至少一个分立的无源部件。所述集成电路系统还包括至少一条耦合所述第一有源层与第二预制层的电气路径。

公开(公告)号：CN101636826B

公开(公告)日：2011-07-20

申请号：CN200880005689.X

申请日：2008-02-20

申请人： 弗劳恩霍弗应用技术研究院

发明人： N·马伦科

IPC分类号： H01L21/334 ,  H01L27/06 ,  H01L29/94

CPC分类号： H01L27/0694 ,  H01L27/0805 ,  H01L28/60 ,  H01L29/66181 ,  H01L29/945

摘要： 本发明涉及一种半导体装置及其制造方法，其中所述半导体装置具有布置在衬底(1)上的集成电路(2)。所述集成电路(2)构造在所述衬底的前面且至少一个电容器(20)连接到所述集成电路，其特征在于，所述至少一个电容器被设计为沟槽(3)中的单纵深结构。所述沟槽被布置在至少一个第一组和至少一个第二组中，一个组的沟槽彼此大体平行，且所述第一组和所述第二组彼此成一角度，彼此大体成直角。