公开(公告)号：CN112750706B

公开(公告)日：2024-05-07

申请号：CN202011196697.6

申请日：2020-10-30

申请人： 台湾积体电路制造股份有限公司

发明人： 郭宏瑞 ,  汪嘉伟 ,  蔡惠榕 ,  张育慈

IPC分类号： H01L21/48 ,  H01L23/498

摘要： 在实施例中，集成电路器件包括：半导体衬底；接触焊盘，位于半导体衬底上；钝化层，位于接触焊盘和半导体衬底上；管芯连接件，延伸穿过钝化层，管芯连接件物理耦接和电耦接至接触焊盘，管芯连接件包括第一导电材料，第一导电材料是具有第一酸硬度/软度指数的路易斯酸；介电层，位于管芯连接件和钝化层上；以及保护层，设置在介电层和管芯连接件之间，保护层围绕管芯连接件，保护层包括第一导电材料和唑的配位络合物，唑是具有第一配体硬度/软度指数的路易斯碱，其中，第一酸硬度/软度指数和第一配体硬度/软度指数的乘积为正。本发明的实施例还涉及形成集成电路封装件的方法。

公开(公告)号：CN114823359A

公开(公告)日：2022-07-29

申请号：CN202210319479.X

申请日：2022-03-29

申请人： 台湾积体电路制造股份有限公司

发明人： 郭宏瑞 ,  蔡惠榕 ,  汪嘉伟 ,  张育慈

IPC分类号： H01L21/50 ,  H01L21/48 ,  H01L25/18 ,  H01L23/00

摘要： 一种形成半导体封装的方法包括以下操作。提供第一集成电路结构，且第一集成电路结构包括第一衬底及位于第一衬底之上的硅层。执行等离子体处理以将硅层的顶部部分转变为位于第一集成电路结构的其余硅层上的第一结合层。提供第二集成电路结构，且第二集成电路结构包括第二衬底及位于第二衬底之上的第二结合层。通过第二集成电路结构的第二结合层及第一集成电路结构的第一结合层将第二集成电路结构结合到第一集成电路结构。

公开(公告)号：CN112750706A

公开(公告)日：2021-05-04

申请号：CN202011196697.6

申请日：2020-10-30

申请人： 台湾积体电路制造股份有限公司

发明人： 郭宏瑞 ,  汪嘉伟 ,  蔡惠榕 ,  张育慈

IPC分类号： H01L21/48 ,  H01L23/498

摘要： 在实施例中，集成电路器件包括：半导体衬底；接触焊盘，位于半导体衬底上；钝化层，位于接触焊盘和半导体衬底上；管芯连接件，延伸穿过钝化层，管芯连接件物理耦接和电耦接至接触焊盘，管芯连接件包括第一导电材料，第一导电材料是具有第一酸硬度/软度指数的路易斯酸；介电层，位于管芯连接件和钝化层上；以及保护层，设置在介电层和管芯连接件之间，保护层围绕管芯连接件，保护层包括第一导电材料和唑的配位络合物，唑是具有第一配体硬度/软度指数的路易斯碱，其中，第一酸硬度/软度指数和第一配体硬度/软度指数的乘积为正。本发明的实施例还涉及形成集成电路封装件的方法。

公开(公告)号：CN112582275A

公开(公告)日：2021-03-30

申请号：CN202011021844.6

申请日：2020-09-25

申请人： 台湾积体电路制造股份有限公司

发明人： 郭宏瑞 ,  蔡惠榕 ,  汪嘉伟 ,  张育慈

IPC分类号： H01L21/48

摘要： 本公开实施例提供一种形成导电特征的方法，所述方法包括：在衬底之上形成晶种层；在晶种层上形成图案化掩模层，其中图案化掩模层具有暴露出晶种层的开口；在开口中形成导电材料；移除图案化掩模层，以暴露出部分的晶种层；以及使用包含保护剂的刻蚀溶液移除所述部分的晶种层，从而形成导电特征，其中保护剂具有多个活性部位以吸附在导电材料上。

公开(公告)号：CN112670258A

公开(公告)日：2021-04-16

申请号：CN202010213000.5

申请日：2020-03-24

申请人： 台湾积体电路制造股份有限公司

发明人： 郭宏瑞 ,  蔡惠榕 ,  彭竣翔 ,  汪嘉伟

IPC分类号： H01L23/485 ,  H01L21/48

摘要： 本发明实施例公开导电结构、半导体封装及其形成方法。一种导电结构包括金属特征、绝缘层及氮化金属层。金属特征设置在衬底之上，且包括下部金属图案及位于所述下部金属图案之上的上部金属图案。绝缘层环绕金属特征。氮化金属层设置在下部金属图案与上部金属图案之间。