-
公开(公告)号:CN113299751A
公开(公告)日:2021-08-24
申请号:CN202110003998.0
申请日:2021-01-04
申请人: 台湾积体电路制造股份有限公司
IPC分类号: H01L29/78 , H01L29/06 , H01L21/336 , H01L29/417
摘要: 本公开涉及半导体器件和方法。在实施例中,一种结构,包括:栅极堆叠,位于衬底的沟道区域之上;源极/漏极区域,与沟道区域相邻;第一层间电介质(ILD)层,位于源极/漏极区域之上;硅化物,位于第一ILD层和源极/漏极区域之间,硅化物与源极/漏极区域的顶表面和源极/漏极区域的底表面接触;以及第一源极/漏极接触件,具有第一部分和第二部分,第一源极/漏极接触件的第一部分设置在硅化物与第一ILD层之间,第一源极/漏极接触件的第二部分延伸穿过第一ILD层并且与硅化物接触。
-
公开(公告)号:CN113270404A
公开(公告)日:2021-08-17
申请号:CN202110014896.9
申请日:2021-01-06
申请人: 台湾积体电路制造股份有限公司
IPC分类号: H01L27/092 , H01L21/8238
摘要: 本申请公开了半导体器件及方法。公开了一种半导体器件及其形成方法,该半导体器件包括延伸到源极/漏极区域中,在源极/漏极区域的最顶表面下方的源极/漏极接触件。在一个实施例中,一种半导体器件包括:半导体衬底;第一沟道区域,在半导体衬底之上;第一栅极堆叠,在半导体衬底之上并且围绕第一沟道区域的四个侧;第一外延源极/漏极区域,与第一栅极堆叠和第一沟道区域相邻;以及第一源极/漏极接触件,耦合至第一外延源极/漏极区域,第一源极/漏极接触件的最底表面延伸到第一沟道区域的最顶表面下方。
-
公开(公告)号:CN113410229A
公开(公告)日:2021-09-17
申请号:CN202011375976.9
申请日:2020-11-30
申请人: 台湾积体电路制造股份有限公司
IPC分类号: H01L27/088 , H01L21/8234
摘要: 本公开涉及半导体器件和方法。提供了一种半导体器件及其制造方法,其有助于在移除材料以形成气隙时支撑接触件。在实施例中,接触件被形成有扩大的基部以辅助支撑接触件的上覆部分。在其他实施例中,也可以在形成气隙之前放置支架材料以便提供附加支撑。
-
公开(公告)号:CN113314609A
公开(公告)日:2021-08-27
申请号:CN202110004234.3
申请日:2021-01-04
申请人: 台湾积体电路制造股份有限公司
IPC分类号: H01L29/78 , H01L29/417 , H01L29/06 , H01L21/336
摘要: 本公开涉及半导体器件及方法。在实施例中,一种结构包括:衬底之上的接触蚀刻停止层(CESL);延伸穿过CESL的鳍;鳍中的外延源极/漏极区域,外延源极/漏极区域延伸穿过CESL;接触外延源极/漏极区域的上刻面的硅化物;接触硅化物、外延源极/漏极区域的下刻面以及CESL的第一表面的源极/漏极接触件;以及围绕源极/漏极接触件的层间电介质(ILD)层,该ILD层接触CESL的第一表面。
-
公开(公告)号:CN113314465A
公开(公告)日:2021-08-27
申请号:CN202110459895.5
申请日:2021-04-27
申请人: 台湾积体电路制造股份有限公司
IPC分类号: H01L21/8234 , H01L27/088 , H01L27/11
摘要: 半导体装置的制造方法,包含在层间介电质上形成第一图案化结构。层间介电质覆盖于第一源/漏极结构和第二源/漏极结构上。第一图案化结构沿着第一横向方向延伸,且第一图案化结构的垂直投影沿着与第一横向方向垂直的第二横向方向位于第一源/漏极结构与第二源/漏极结构之间。方法包含缩小第一图案化结构沿着第二横向方向延伸的宽度。方法包含基于具有缩小的宽度的第一图案化结构形成分别暴露出第一源/漏极结构和第二源/漏极结构的多个接触孔洞。
-
公开(公告)号:CN113223963A
公开(公告)日:2021-08-06
申请号:CN202110019008.2
申请日:2021-01-07
申请人: 台湾积体电路制造股份有限公司
IPC分类号: H01L21/336 , H01L29/06 , H01L29/78
摘要: 本公开涉及半导体器件中的金属至源极/漏极插塞的间隙图案化。一种方法可以包括在提供在第一源极/漏极和第二源极/漏极上的第一电介质层的顶部上提供掩模层,以及在掩模层和第一电介质层中创建暴露第一源极/漏极和第二源极/漏极的部分的开口。该方法可以包括用覆盖第一源极/漏极和第二源极/漏极的暴露部分的金属层填充开口,以及在金属层中形成间隙以创建第一金属接触件和第二金属接触件。第一金属接触件可以电耦合至第一源极/漏极,并且第二金属接触件可以电耦合至第二源极/漏极。间隙可以使第一金属接触件与第二金属接触件分开小于十九纳米。
-
公开(公告)号:CN110875190A
公开(公告)日:2020-03-10
申请号:CN201910816465.7
申请日:2019-08-30
申请人: 台湾积体电路制造股份有限公司
IPC分类号: H01L21/336 , H01L29/78
摘要: 半导体制造的方法包括提供半导体结构,该半导体结构具有衬底以及位于衬底之上的第一、第二、第三和第四鳍。该方法还包括在第一和第二鳍上形成n型外延源极/漏极(S/D)部件,在第三和第四鳍上形成p型外延S/D部件,以及对半导体结构实施选择性蚀刻工艺以去除n型外延S/D部件和p型外延S/D部件的上部,使得从n型外延S/D部件比从p型外延S/D部件去除更多。本发明的实施例还涉及半导体器件。
-
公开(公告)号:CN110416081B
公开(公告)日:2022-10-28
申请号:CN201811098848.7
申请日:2018-09-19
申请人: 台湾积体电路制造股份有限公司
IPC分类号: H01L21/336 , H01L29/78 , H01L23/528 , H01L21/768
摘要: 方法包括在第一源极/漏极区域和第二源极/漏极区域上方形成层间电介质。第一源极/漏极区域和第二源极/漏极区域分别是n型和p型。蚀刻层间电介质以形成第一接触开口和第二接触开口,其中,第一源极/漏极区域和第二源极/漏极区域分别暴露于第一接触开口和第二接触开口。使用工艺气体来同时回蚀刻第一源极/漏极区域和第二源极/漏极区域,并且第一源极/漏极区域的第一蚀刻速率高于第二源极/漏极区域的第二蚀刻速率。在第一源极/漏极区域和第二源极/漏极区域上分别形成第一硅化物区域和第二硅化物区域。本发明的实施例还涉及NFET/PFET的源极/漏极区域的选择性凹进。
-
公开(公告)号:CN113410230A
公开(公告)日:2021-09-17
申请号:CN202110049095.6
申请日:2021-01-14
申请人: 台湾积体电路制造股份有限公司
IPC分类号: H01L27/092 , H01L21/8238
摘要: 本公开涉及半导体器件及方法。在实施例中,一种器件,包括:第一源极/漏极区域;第二源极/漏极区域;层间电介质(ILD)层,在第一源极/漏极区域和第二源极/漏极区域之上;第一源极/漏极接触件,延伸穿过ILD层,第一源极/漏极接触件被连接到第一源极/漏极区域;第二源极/漏极接触件,延伸穿过ILD层,第二源极/漏极接触件被连接到第二源极/漏极区域;以及隔离特征,在第一源极/漏极接触件和第二源极/漏极接触件之间,该隔离特征包括电介质衬里和空隙,电介质衬里围绕空隙。
-
公开(公告)号:CN113314464A
公开(公告)日:2021-08-27
申请号:CN202110457642.4
申请日:2021-04-27
申请人: 台湾积体电路制造股份有限公司
IPC分类号: H01L21/8234 , H01L27/088
摘要: 公开一种半导体装置与其制作方法。制作方法包括将层间介电层分成多个部分,其中层间介电层的部分沿着第一横向方向与第二横向方向彼此分开,并分别覆盖多组外延区。方法包括进行蚀刻制程以露出上述多组外延区,其中蚀刻制程结合多个阶段,且每一阶段包括个别的蚀刻剂。方法包括形成多个导电接点以分别电性耦接至上述多组外延区。
-
-
-
-
-
-
-
-
-