-
公开(公告)号：CN117096099A
公开(公告)日：2023-11-21
申请号：CN202310942561.2
申请日：2023-07-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L29/78 , H01L23/528 , H01L23/532 , H01L27/105 , H01L23/522 , H01L21/8234 , H01L21/336
Abstract: 形成半导体结构的方法包括提供其上形成有源极/漏极部件和栅极结构的半导体衬底；在半导体衬底上形成层间介电层；图案化层间介电层以形成沟槽来将源极/漏极部件暴露在沟槽内；在沟槽的侧壁上形成介电衬垫；在沟槽中填充金属层；使沟槽中的金属层的部分凹进，从而在金属层中形成凹槽；以及在凹槽中再填充介电材料层。本发明的实施例还提供了半导体结构。
-
公开(公告)号：CN115050647A
公开(公告)日：2022-09-13
申请号：CN202210129801.2
申请日：2022-02-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/8234 , H01L27/088 , H01L29/78
Abstract: 提供了半导体结构及其制造方法。用于制造半导体结构的方法包括：在衬底上方形成栅极结构以及形成覆盖栅极结构的掩模层。该方法还包括：在衬底上方形成与栅极结构相邻的源极/漏极结构；以及在源极/漏极结构上方形成接触件。该方法还包括：在接触件和掩模层上方形成介电层以及在栅极结构上方形成穿过介电层和掩模层的第一沟槽。该方法还包括：在第一沟槽中形成第一导电结构，并去除第一导电结构的上部分。该方法还包括：形成穿过介电层并覆盖接触件和第一导电结构的第二导电结构。
-
公开(公告)号：CN114597172A
公开(公告)日：2022-06-07
申请号：CN202210020504.4
申请日：2022-01-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L21/768
Abstract: 本公开提供了一种半导体装置及其形成方法。在一实施例中，形成半导体装置的例示性方法包括形成从基板的前侧延伸的鳍片结构，凹蚀鳍片结构的源极区以形成源极开口，在源极开口下方形成半导体插塞，平坦化基板以从基板的背侧露出半导体插塞，进行预非晶布植(pre‑amorphous implantation,PAI)制程使基板非晶化，用介电层替换非晶化基板，用背侧源极接触件替换半导体插塞。通过进行PAI制程，将晶体半导体非晶化且可实质上移除。因此，可有利地改善半导体结构的性能及可靠性。
-
公开(公告)号：CN113725278A
公开(公告)日：2021-11-30
申请号：CN202110378362.4
申请日：2021-04-08
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明实施例公开一种半导体装置与其形成方法。示例性的半导体装置包括介电层，形成于电源轨上；底部半导体层，形成于介电层上；背侧间隔物，沿着底部半导体层的侧壁；导电结构，接触介电层的侧壁与背侧间隔物的侧壁；多个通道半导体层，位于底部半导体层上，其中通道半导体层向上堆叠并彼此分开；金属栅极结构，包覆每一通道半导体层；以及外延的源极/漏极结构，接触每一通道半导体层的侧壁，其中外延的源极/漏极结构接触导电结构，且导电结构接触电源轨。
-
公开(公告)号：CN113363213A
公开(公告)日：2021-09-07
申请号：CN202110318583.2
申请日：2021-03-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 在一个实施例中，一种半导体器件包括：半导体衬底；从半导体衬底延伸的第一鳍；从半导体衬底延伸的第二鳍；外延源极/漏极区，包括：第一鳍和第二鳍中的主层，所述主层包括第一半导体材料，所述主层具有上刻面表面和下刻面表面，上刻面表面和下刻面表面分别从第一鳍和第二鳍的相应表面升高；半导体接触件蚀刻停止层(CESL)，与主层的上刻面表面和下刻面表面接触，半导体CESL包括第二半导体材料，第二半导体材料不同于第一半导体材料。本发明的实施例还涉及形成半导体器件的方法。
-
Patent Agency Ranking
公开(公告)号：CN108257871B
公开(公告)日：2021-09-03
申请号：CN201710979479.1
申请日：2017-10-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78
Abstract: 在制造半导体器件的方法中，在下面的结构上方形成层间介电(ILD)层。下面的结构包括栅极结构(每个均具有金属栅极和设置在金属栅极上方的覆盖绝缘层)、设置在两个邻近的栅极结构之间的源极/漏极外延层以及覆盖源极/漏极外延层的蚀刻停止层(ESL)。通过蚀刻在ILD层中形成开口。在开口中形成介电填充层。通过使用湿蚀刻，去除设置在源极/漏极外延层之上的ILD层。去除设置在源极/漏极外延层上的ESL，从而至少部分地暴露源极/漏极外延层。在暴露的源极/漏极外延层上方形成导电材料。本发明的实施例还涉及半导体器件。
-
公开(公告)号：CN113054019A
公开(公告)日：2021-06-29
申请号：CN202011629168.0
申请日：2020-12-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336 , H01L29/423
Abstract: 在一个实施例中，一种器件包括：栅电极；与栅电极相邻的外延源极/漏极区；位于外延源极/漏极区上方的一个或多个层间介电(ILD)层；延伸穿过ILD层的第一源极/漏极接触件，第一源极/漏极接触件连接至外延源极/漏极区；围绕第一源极/漏极接触件的接触间隔件；以及设置在接触间隔件和ILD层之间的孔洞。根据本申请的其他实施例，还提供了形成半导体器件的方法。
-
公开(公告)号：CN112103289A
公开(公告)日：2020-12-18
申请号：CN202010169087.0
申请日：2020-03-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L21/8234 , H01L21/28
Abstract: 本文公开一种半导体装置及其制造方法。一种范例性半导体装置包括基板以及设置在基板上的至少两个栅极结构。每个上述至少两个栅极结构包括栅极电极以及沿着栅极电极的侧壁设置的一间隔物。上述间隔物包括再填充部分以及底部部分，其中上述间隔物的再填充部分具有漏斗形状，使得上述间隔物的再填充部分的顶部表面大于上述间隔物的再填充部分的底部表面。且源极/漏极接点被设置在基板上以及上述至少两个栅极结构的上述间隔物之间。
-
公开(公告)号：CN111106061A
公开(公告)日：2020-05-05
申请号：CN201911039011.X
申请日：2019-10-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L21/8234 , H01L27/088
Abstract: 一种集成电路装置及其形成方法，在此提供了具有互连结构的集成电路及形成此集成电路的方法的范例。在一些范例中，此方法包含接收一包含层间介电层的工件。形成包含接触件填充物的第一接触件，且其延伸穿过层间介电层。凹蚀层间介电层，使得接触件填充物延伸出层间介电层的顶表面。在层间介电层上形成蚀刻停止层，使得第一接触件的接触件填充物延伸进蚀刻停止层。形成第二接触件，其延伸穿过蚀刻停止层以连接至第一接触件。在一些这样的范例中，第二接触件和第一接触件的顶表面及侧表面物理接触。
-
公开(公告)号：CN110323278A
公开(公告)日：2019-10-11
申请号：CN201811481828.8
申请日：2018-12-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336 , H01L21/768
Abstract: 一种半导体装置包括一薄层，包含有半导体材料且上述薄层包括向外突出的鳍状结构。一隔离结构，设置于上述薄层上方，但不在鳍状结构上方。第一间隔物及第二间隔物，设置于隔离结构上方及鳍状结构的相对的两侧壁上。第一间隔物设置于鳍状结构的第一侧壁上。第二间隔物设置于鳍状结构相对于第一侧壁的第二侧壁上。且第二间隔物大抵上高于第一间隔物。一外延层生长于鳍状结构上。上述外延层横向突出。外延层的横向突出部相对于第一侧边及第二侧边是非对称的。
-
-
-
-
-
-
-
-
-
Search Results
73
records
(took 0.047 seconds)
