封装结构及其制造方法
    1.
    发明公开

    公开(公告)号:CN119069444A

    公开(公告)日:2024-12-03

    申请号:CN202411100872.5

    申请日:2024-08-12

    Abstract: 提供了包括第一衬底和第二衬底的封装结构。第一衬底包括具有第一横向尺寸的第一凸块和具有第二横向尺寸的第二凸块。第一凸块分布在第一衬底的第一区域中,并且第二凸块分布在第一衬底的第二区域中,其中,第一横向尺寸大于第二横向尺寸,并且第一凸块的第一凸块高度小于第二凸块的第二凸块高度。第二衬底包括电连接至第一凸块和第二凸块的导电端子。本申请的实施例还涉及封装结构及其制造方法。

    有隔离层衬里的互连结构及半导体器件

    公开(公告)号:CN109411358A

    公开(公告)日:2019-03-01

    申请号:CN201810921906.5

    申请日:2018-08-14

    Abstract: 一种半导体器件包括:第一导电结构,包括具有侧壁和底面的第一部分,其中,第一导电结构嵌入在第一介电层中;以及隔离层,包括第一部分和第二部分,其中,隔离层的第一部分加衬里于第一导电结构的第一部分的侧壁,并且隔离层的第二部分加衬里于第一导电结构的第一部分的至少部分底面。本发明的实施例还提供了有隔离层衬里的互连结构。

    集成电路结构及其制造方法
    6.
    发明公开

    公开(公告)号:CN118368969A

    公开(公告)日:2024-07-19

    申请号:CN202311157595.7

    申请日:2023-09-08

    Abstract: 本揭露提供一种集成电路结构及其制造方法,集成电路(IC)结构包含第一基板具有集成电路形成于其上;第二基板接合至第一基板;以及深沟渠电容器形成于第二基板上且电性连接集成电路。深沟渠电容器包含数个导电层与数个介电层的堆叠设于数个深沟渠中,以及数个导电插塞分别落在导电层上。每个导电插塞包含第一金属层、第二金属层设于第一金属层上、以及第三金属层设于第二金属层上。第一金属层、第二金属层、与第三金属层的成分不同。

    半导体结构及其形成方法
    10.
    发明公开

    公开(公告)号:CN117174698A

    公开(公告)日:2023-12-05

    申请号:CN202310970696.X

    申请日:2023-08-03

    Abstract: 本公开实施例提供了方法的实施例。方法包括:图案化衬底以形成沟槽;蚀刻衬底,从而将沟槽修改为具有圆形尖端;在沟槽中形成包括导电层和介电层的堆叠件,其中,导电层和介电层在堆叠件内彼此交替;在第一沟槽中形成绝缘压缩膜,从而密封沟槽中的空隙;以及形成分别连接至导电层的导电插塞。本申请的实施例还涉及半导体结构及其形成方法。

Patent Agency Ranking