公开(公告)号：CN119993905A

公开(公告)日：2025-05-13

申请号：CN202411914699.2

申请日：2024-12-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 廖堃砚 ,  林明贤 ,  王永智 ,  陈欣苹 ,  郭子骏 ,  卢孟珮 ,  李承晋

IPC: H01L21/768 ,  H01L23/31 ,  H01L23/48

Abstract: 根据本揭露的一些实施例，揭露制造半导体组件结构的方法以及半导体组件结构。所述方法包括通过依序形成彼此堆栈的传热层以及夹在传热层之间的背侧金属化结构来形成背侧连接结构。至少一个传热层的形成包括执行退火工艺，以将绝缘材料层转变为具有纳米晶粒和沿纳米晶粒的晶界分布的掺杂剂的绝缘纳米结构材料层。

公开(公告)号：CN110660732A

公开(公告)日：2020-01-07

申请号：CN201910576350.5

申请日：2019-06-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨岱宜 ,  苏莉玲 ,  吴永旭 ,  陈欣苹 ,  庄正吉

IPC: H01L21/768 ,  H01L21/8234 ,  H01L23/48

Abstract: 提供具有内连线结构的集成电路装置与其形成方法的例子。在一些例子中，方法包括接收工件，其具有内连线结构，且内连线结构包括：第一导电结构；第二导电结构，位于第一导电结构旁边；以及层间介电层，位于第一导电结构与第二导电结构之间。选择性沉积蚀刻停止层的导电材料于第一导电结构上与第二导电结构上，而不沉积蚀刻停止层的导电材料于层间介电层上；以及移除层间介电层，以形成间隙于第一导电结构与第二导电结构之间。

公开(公告)号：CN107068639A

公开(公告)日：2017-08-18

申请号：CN201611251353.4

申请日：2016-12-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈欣苹 ,  杨岱宜 ,  后藤贤一 ,  眭晓林 ,  卡罗斯·H·戴尔兹

IPC: H01L23/48

CPC classification number: B82B1/005 ,  B81B3/0021 ,  B81B2203/0118 ,  B81B2207/015 ,  B81B2207/09 ,  B81C1/00246 ,  B81C2203/0136 ,  B81C2203/0771 ,  B82B3/008 ,  H01L23/481

Abstract: 本发明的实施例提供一种纳米机电装置结构，包括：基板，内连线结构形成于基板之上。纳米机电装置结构还包括：介电层形成于内连线结构之上，梁结构形成于介电层之中与之上，其中梁结构包括固定部分与可移动部分，固定部分沿着垂直方向延伸，且可移动部分沿着水平方向延伸。纳米机电装置结构尚包括：盖结构形成于介电层与梁结构之上；以及凹洞形成于梁结构与盖结构之间。

公开(公告)号：CN119517902A

公开(公告)日：2025-02-25

申请号：CN202411532112.1

申请日：2024-10-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林明贤 ,  廖堃砚 ,  陈欣苹 ,  吴佳典 ,  张孝慷

IPC: H01L23/528 ,  H01L23/427 ,  H01L23/367 ,  H01L21/48

Abstract: 本公开实施例涉及集成芯片。集成芯片包括布置在具有彼此堆叠的多个层间介电(ILD)层的介电结构内的多个导电互连件。热管垂直延伸穿过多个ILD层。高热导率层夹置在多个ILD层的相邻层之间。高热导率层从多个导电互连件中的一个或多个上方横向延伸至热管。本申请的实施例还涉及集成芯片结构及其形成方法。

公开(公告)号：CN112750806A

公开(公告)日：2021-05-04

申请号：CN202011183266.6

申请日：2020-10-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 何柏宽 ,  陈欣苹 ,  吴佳典

IPC: H01L23/528 ,  H01L21/768

Abstract: 本公开提供一种半导体装置，其包括第一导电结构、第一介电结构、第二导电结构、蚀刻停止层、第一间隔物结构及第二介电结构。第一介电结构位在第一导电结构的第一表面和第二导电结构的表面之间。蚀刻停止层覆盖第一导电结构。第一间隔物结构覆盖第一介电结构。第二介电结构覆盖第一间隔物结构和蚀刻停止层。

公开(公告)号：CN114883299A

公开(公告)日：2022-08-09

申请号：CN202210087692.2

申请日：2022-01-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 何柏宽 ,  吴佳典 ,  朱韦臻 ,  陈欣苹

IPC: H01L23/538 ,  H01L21/48

Abstract: 提供一种集成芯片。集成芯片包含基板。第一金属线包含第一金属材料，第一金属材料设置于第一层间介电(ILD)层内，第一层间介电层位于基板的上方。混合金属线设置于第一层间介电层内。混合金属线包含一对第一金属区段及第二金属区段，第一金属区段包含第一金属材料，一第二金属区段包含第二金属材料并侧向设置于此对第一金属区段之间。第二金属材料与第一金属材料不同。

公开(公告)号：CN113178429A

公开(公告)日：2021-07-27

申请号：CN202011431430.0

申请日：2020-12-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈欣苹 ,  李明翰 ,  眭晓林

IPC: H01L23/538 ,  H01L27/088 ,  H01L21/768 ,  H01L21/8234

Abstract: 一种半导体结构，包括具有正面和背面的第一衬底和具有正面和背面的第二衬底，其中，第二衬底的背面连接至第一衬底的背面。该结构还包括位于第二衬底的正面上方的器件层；穿过第二衬底中的半导体层的第一导体；以及将第一导体连接至器件层中的导电部件的导电连接。本申请的实施例还涉及形成半导体结构的方法。

公开(公告)号：CN110957268A

公开(公告)日：2020-04-03

申请号：CN201910921816.0

申请日：2019-09-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨岱宜 ,  廖御杰 ,  吴佳典 ,  陈欣苹 ,  陈海清 ,  眭晓林

IPC: H01L21/768 ,  H01L21/8234 ,  H01L23/528

Abstract: 本公开实施例提供一种集成电路结构及其形成方法。该方法包括：于半导体基板上沉积第一金属层；于第一金属层上形成硬遮罩；利用硬遮罩作为蚀刻遮罩图案化第一金属层，以形成第一金属部件；于第一金属部件上与第一金属部件中之间隙，沉积第一介电材料的介电层；对介电层与硬遮罩进行化学机械研磨工艺；移除硬遮罩，因而具有介电层突出于金属部件之上的部分；形成第二介电材料的层间介电层，第二介电材料与第一介电材料不同；以及图案化层间介电层，以形成露出第一金属部件的开口，其受制于第一介电层的突出部分而与第一金属部件自对准。

公开(公告)号：CN116364651A

公开(公告)日：2023-06-30

申请号：CN202310110703.9

申请日：2023-02-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴佳典 ,  朱韦臻 ,  廖御杰 ,  陈欣苹

IPC: H01L21/768 ,  H01L23/528 ,  H01L23/522 ,  H10B10/00

Abstract: 本公开提供一种半导体装置及其制造方法。上述半导体装置的制造方法包括在基板上方形成第一互连层，第一互连层包括第一导电特征以及第二导电特征；在第一互连层上形成图案化遮罩，图案化遮罩中的一或多个开口覆盖第二导电特征；经由图案化遮罩中的一或多个开口掘入第二导电特征；以及在第一互连层上方形成第二互连层。第二互连层具有与第一导电特征接触的第一通孔以及与第二导电特征接触的第二通孔。

公开(公告)号：CN115602617A

公开(公告)日：2023-01-13

申请号：CN202210007296.4

申请日：2022-01-05

Applicant: 台湾积体电路制造股份有限公司(TW)

Inventor： 苏嘉伟 ,  吴佳典 ,  陈欣苹 ,  眭晓林

IPC: H01L21/768

Abstract: 一种用于制造半导体结构的方法，其包含形成多个彼此分隔开的虚设结构；形成多个介电间隔件，所述介电间隔件侧向覆盖所述虚设结构，以形成多个由所述介电间隔件所界定出的沟槽；将导电材料填入所述沟槽，以形成导电特征件；于所述导电特征件上选择性沉积罩盖材料，以形成罩盖层；移除所述虚设结构，以形成多个由所述介电间隔件所界定出的凹槽；将牺牲材料填入所述凹槽内，以形成牺牲特征件；于所述牺牲特征件上沉积维持层；以及移除所述牺牲特征件，以形成由所述维持层与所述介电间隔件所局限的气隙。