-
公开(公告)号:CN109585414A
公开(公告)日:2019-04-05
申请号:CN201811141314.8
申请日:2018-09-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/522 , H01L21/768
Abstract: 本公开涉及半导体装置的制作方法。其实施例是于后段工艺形成三维金属-绝缘物-金属电容,其可具有大且可调的电容值,同时不干扰现有的后段工艺。在一实施例中,半导体装置的制作方法包括:形成第一导电结构于半导体基板上;形成第二导电结构于半导体基板上;形成第一通孔结构于第一导电结构上;形成第一金属化结构于第一通孔结构上,其中第一金属化结构经由第一通孔结构导电地耦接至第一导电结构;形成导电蚀刻停止结构于第一金属化结构上;形成第一通孔于导电蚀刻停止结构上,并形成第二通孔于第二导电结构上,其中该第一通孔露出导电蚀刻停止结构,且第二通孔比第一通孔深;以及形成电容于第二通孔中。
-
公开(公告)号:CN1885508A
公开(公告)日:2006-12-27
申请号:CN200510115962.2
申请日:2005-11-11
Applicant: 台湾积体电路制造股份有限公司
Inventor: 魏俊桓
IPC: H01L21/336 , H01L21/8239 , H01L21/8246 , H01L21/8247
CPC classification number: H01L21/28273 , H01L29/66825
Abstract: 本发明提供一种快闪存储器制程,具体涉及一种分离式快闪存储器制程,其是用以增进一浮动栅尖头的锐度与高度,包括下述步骤。利用一干式蚀刻,通过图案开口形成一沟槽于一第一多晶硅层内。继而经由一化学气相沉积制程沉积一氧化物层于该多晶硅层上以充填该沟槽。利用一化学机械研磨制程,移除该氧化物层的部分区域,以使该填满沟槽的氧化物层与该第一多晶硅层大体上齐平。利用该填满沟槽的氧化物来进行一干式蚀刻,将该第一多晶硅层制定图案成为一浮动栅,并且该浮动栅的转角边缘具有一多晶硅尖头。本发明所述快闪存储器制程,可控制尖头角度及维持尖头高度,且节省了一次熔炉的花费并且简化了制程步骤。
-
公开(公告)号:CN117038641A
公开(公告)日:2023-11-10
申请号:CN202310498878.1
申请日:2023-05-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/544 , H01L27/01 , H01L21/78
Abstract: 本申请的实施例涉及半导体器件、包括集成无源器件的系统及制造方法。实施例半导体器件包括中介层,电连接到中介层的半导体管芯,电连接到中介层的集成无源器件管芯,包括两个或更多个密封环的集成无源器件器件管芯,以及第一对准标记,第一对准标记形成在由两个或更多个密封环中的第一密封环包围的第一区域内的集成无源器件管芯上。集成无源器件管芯还可以包括位于由两个或更多个密封环中的相应密封环包围的相应区域内的两个或更多个集成无源器件。两个或更多个集成无源器件中的每个可以包括形成为多个微凸块的电连接件,并且第一对准标记可以与电连接件电隔离,并且第一对准标记和电连接件可以共享共同材料。
-
公开(公告)号:CN100428428C
公开(公告)日:2008-10-22
申请号:CN200510115962.2
申请日:2005-11-11
Applicant: 台湾积体电路制造股份有限公司
Inventor: 魏俊桓
IPC: H01L21/336 , H01L21/8239 , H01L21/8246 , H01L21/8247
CPC classification number: H01L21/28273 , H01L29/66825
Abstract: 本发明提供一种快闪存储器的制造方法,具体涉及一种分离式快闪存储器的制造方法,其是用以增进一浮动栅尖头的锐度与高度,包括下述步骤。利用一干式蚀刻,通过图案开口形成一沟槽于一第一多晶硅层内。继而经由一化学气相沉积工艺沉积一氧化物层于该多晶硅层上以充填该沟槽。利用一化学机械研磨工艺,移除该氧化物层的部分区域,以使该填满沟槽的氧化物层与该第一多晶硅层大体上齐平。利用该填满沟槽的氧化物来进行一干式蚀刻,将该第一多晶硅层制定图案成为一浮动栅,并且该浮动栅的转角边缘具有一多晶硅尖头。本发明所述快闪存储器的制造方法,可控制尖头角度及维持尖头高度,且节省了一次熔炉的花费并且简化了工艺步骤。
-
-
-