公开(公告)号：CN112086400B

公开(公告)日：2025-03-07

申请号：CN201910765121.8

申请日：2019-08-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈宪伟 ,  陈洁 ,  陈明发 ,  杨庆荣

IPC: H01L21/768 ,  H01L23/48

Abstract: 本发明实施例公开半导体封装及形成所述半导体封装的方法。所述方法中的一者包括以下步骤。提供第一管芯，其中所述第一管芯包括第一衬底、第一内连结构以及第一焊盘，所述第一内连结构位于所述第一衬底之上，所述第一焊盘设置在所述第一内连结构之上且电连接到所述第一内连结构。在所述第一管芯之上形成第一结合介电层以覆盖所述第一管芯。使用单镶嵌工艺形成穿透所述第一结合介电层的第一结合通孔以电连接所述第一内连结构。

公开(公告)号：CN112687657B

公开(公告)日：2025-01-28

申请号：CN202010026095.X

申请日：2020-01-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈宪伟 ,  陈明发 ,  詹森博 ,  胡致嘉

IPC: H01L23/522

Abstract: 一种半导体封装包括第一管芯及第二管芯。第一管芯包括电感器的第一螺旋段及第一结合金属。第一结合金属连接到第一螺旋段。第二管芯结合到第一管芯。第二管芯包括电感器的第二螺旋段及第二结合金属。第二结合金属连接到第二螺旋段。电感器从第一管芯延伸到第二管芯。

公开(公告)号：CN112509931B

公开(公告)日：2024-12-27

申请号：CN202011247925.8

申请日：2017-12-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  叶松峯 ,  陈明发 ,  陈宪伟

IPC: H01L21/56 ,  H01L21/60 ,  H01L23/498

Abstract: 本申请的实施例提供了一种形成封装件的方法，包括：形成多个介电层；在多个介电层中形成多个再分布线；在多个介电层中形成堆叠通孔，其中，堆叠通孔形成贯穿多个介电层的连续的电连接件；在堆叠通孔和多个介电层上方形成介电层；在介电层中形成多个接合焊盘；以及通过混合接合将器件管芯接合至介电层和多个接合焊盘的第一部分。本申请的实施例还提供了另一种形成封装件的方法以及一种封装件。

公开(公告)号：CN118712156A

公开(公告)日：2024-09-27

申请号：CN202410739899.2

申请日：2024-06-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈宪伟 ,  郑心圃

IPC: H01L23/482 ,  H01L23/485 ,  H01L21/60

Abstract: 各种实施例包括管芯结构和形成管芯结构的方法。在实施例中，半导体器件包括：下部衬底；上部集成电路管芯，以电介质对电介质接合并且以金属对金属接合而接合到所述下部衬底，所述上部集成电路管芯包括半导体材料；缓冲层，位于所述上部集成电路管芯周围，所述缓冲层包括应力降低化合物，所述应力降低化合物的热膨胀系数大于所述半导体材料的热膨胀系数；以及密封剂，位于所述缓冲层和所述上部集成电路管芯周围，所述密封剂包括模塑料，所述模塑料的热膨胀系数大于所述应力降低化合物的所述热膨胀系数。本申请的实施例还提供了形成半导体器件的方法。

公开(公告)号：CN118629873A

公开(公告)日：2024-09-10

申请号：CN202410611181.5

申请日：2024-05-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑心圃 ,  林孟良 ,  赖杰隆 ,  陈宪伟

IPC: H01L21/48 ,  H01L21/60 ,  H01L23/498

Abstract: 形成封装结构的方法包括在载体上方形成再分布线，再分布线包括通孔和位于通孔上方并且连接至通孔的金属迹线。再分布线的形成包括沉积第一金属层，在第一金属层上方沉积阻挡层，以及在阻挡层上方沉积第二金属层。该方法还包括将再分布线从载体脱粘，以及将封装组件接合至再分布线，其中金属凸块将封装组件接合至通孔。本公开的实施例还涉及封装结构。

公开(公告)号：CN112420657B

公开(公告)日：2024-08-09

申请号：CN202010354425.8

申请日：2020-04-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈宪伟 ,  陈洁 ,  陈明发

IPC: H01L23/498 ,  H01L23/367 ,  H01L21/48

Abstract: 一种器件包括：互连结构，位于衬底上方；多个第一导电焊盘，位于互连结构上方并且连接到互连结构；平坦化停止层，在多个第一导电焊盘的第一导电焊盘的侧壁和顶面上方延伸；表面介电层，在平坦化停止层上方延伸；以及多个第一接合焊盘，位于表面介电层内，并且连接到多个第一导电焊盘。本发明的实施例还涉及半导体器件及其形成方法。

公开(公告)号：CN113517204B

公开(公告)日：2024-07-05

申请号：CN202110314548.3

申请日：2021-03-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈宪伟 ,  陈明发

IPC: H01L21/50 ,  H01L25/16

Abstract: 封装器件包括其中具有光学部件的光学IC。包括嵌入在相应的介电材料层内的导电部件层的互连结构覆盖在光学部件上。对该互连结构进行图案化以从光学部件上方去除该互连结构，并且在该光学部件上方形成相对于所需光波长具有光学中性性能的介电材料。一个或多个电子IC可以接合到光学IC以形成集成封装件。本申请的实施例还涉及形成封装器件的方法。

公开(公告)号：CN112017956B

公开(公告)日：2024-04-30

申请号：CN201910705609.1

申请日：2019-08-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈宪伟 ,  陈洁 ,  陈明发 ,  叶松峯

IPC: H01L21/31 ,  H01L23/498 ,  H01L23/48 ,  H01L23/535 ,  H01L25/07 ,  H01L21/56

Abstract: 本发明实施例提供一种三维集成电路(3DIC)结构，所述三维集成电路结构包括通过混合接合结构而接合在一起的第一管芯与第二管芯。所述第一管芯及所述第二管芯中的一者具有焊盘以及设置在所述焊盘之上的顶盖层。所述顶盖层暴露出所述焊盘的顶表面的一部分，且所述焊盘的所述顶表面的所述一部分具有探针标记。所述混合接合结构的接合金属层穿透所述顶盖层以电连接到所述焊盘。本发明实施例还提供一种制作三维集成电路结构的所述第一管芯或所述第二管芯的方法。

公开(公告)号：CN117276236A

公开(公告)日：2023-12-22

申请号：CN202311030792.2

申请日：2023-08-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 赖杰隆 ,  林孟良 ,  陈宪伟 ,  郑心圃

IPC: H01L23/522 ,  H01L23/528 ,  H01L23/532 ,  H01L23/488 ,  H01L23/31 ,  H01L23/498 ,  H01L21/768 ,  H01L21/60

Abstract: 半导体装置包括：裸片，具有多个裸片连接物于裸片的前侧上；成型化合物，围绕裸片；以及重布线结构，其中裸片的裸片连接物贴合至重布线结构的第一侧，其中重布线结构包括：介电层；导线，沿着面向裸片的介电层的第一表面延伸；以及翘曲调整层，沿着面向裸片的导线的第一表面延伸并接触导线的第一表面，其中导线的第一热膨胀系数小于翘曲调整层的第二热膨胀系数。

公开(公告)号：CN108122861B

公开(公告)日：2022-11-15

申请号：CN201710478033.0

申请日：2017-06-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林彦甫 ,  余振华 ,  陈宪伟 ,  李孟灿 ,  吴伟诚

IPC: H01L23/31 ,  H01L23/522 ,  H01L25/065

Abstract: 本发明实施例提供一种形成封装结构的方法及一种封装结构。所述方法包括将主管芯与虚设管芯并排地放置在载体衬底上。所述方法还包括沿所述主管芯的侧壁及所述虚设管芯的侧壁形成模塑料。所述方法还包括在所述主管芯及所述虚设管芯之上形成包括多个通孔及多个导电线的重布线层，其中所述多个通孔及所述导电线电连接到所述主管芯的连接件。所述方法还包括移除所述载体衬底。