公开(公告)号：CN118073280B

公开(公告)日：2024-06-28

申请号：CN202410472192.X

申请日：2024-04-19

申请人： 合肥晶合集成电路股份有限公司

发明人： 宋富冉 ,  周儒领

IPC分类号： H01L21/8234 ,  H01L21/285 ,  H01L27/088

摘要： 本发明提供一种半导体器件及其制备方法。其中，所述方法保留晶体管的侧墙底部的部分阻挡层，以阻挡空气进入，避免生成不稳定的镍氧化合物。且在暴露的衬底及晶体管内形成第一预非晶化区域和第二预非晶化区域，以在后续热退火工艺中利用第一预非晶化区域形成的高阻态阻挡镍离子伸入至晶体管的沟道及轻掺杂区中，造成漏电流；以及利用第二预非晶化区域吸附氧离子并去除，避免氧离子对镍硅化合物生成造成不良影响。此外，所述方法还采用第一预清除工艺去除暴露的衬底及晶体管表面的自然氧化物；采用第二预清除工艺在第一金属层中形成孔隙；并利用第二金属层填充孔隙，实现对第一金属层的包覆，避免第一金属层与氧接触，利于形成稳定的镍硅化合物。

公开(公告)号：CN117476549A

公开(公告)日：2024-01-30

申请号：CN202311789157.2

申请日：2023-12-25

申请人： 合肥晶合集成电路股份有限公司

发明人： 宋富冉 ,  周儒领

IPC分类号： H01L21/768 ,  H01L23/528

摘要： 本公开涉及一种半导体叠层结构的制造方法及半导体结构，该方法包括提供衬底，于衬底的顶面形成沿第一方向延伸的第一金属结构及位于第一金属结构的沿第二方向相对两侧的隔离结构，第一金属结构与隔离结构之间包括位于第一金属结构外侧壁的牺牲氧化层；去除部分隔离结构及牺牲氧化层，形成暴露出部分第一金属结构的沿第二方向相对侧表面的目标凹槽；至少于第一金属结构的裸露表面形成绝缘层；形成至少填充满目标凹槽且沿第二方向延伸的第二金属结构；在与第一状态不同的其他状态下，第二金属结构与第一金属结构之间具有至少一种互联状态。可以避免第一金属结构损伤，减少芯片工艺不良的问题。

公开(公告)号：CN116825786B

公开(公告)日：2023-11-28

申请号：CN202311107757.6

申请日：2023-08-31

申请人： 合肥晶合集成电路股份有限公司

发明人： 宋富冉

IPC分类号： H01L27/088 ,  H01L29/78 ,  H01L21/8234

摘要： 本发明提供一种半导体结构及其制备方法，包括：衬底，所述衬底上形成多个有源区结构；栅极结构，形成于所述有源区结构上；以及电极结构，形成于所述栅极结构与所述有源区结构上；其中，所述栅极结构包括第一栅极与第二栅极，所述第一栅极的多晶硅层上形成金属硅化层，所述第二栅极的多晶硅层上形成金属硅化层与牺牲层，所述牺牲层位于远离所述第一栅极的所述第二栅极的一侧上。通过本发明公开的一种半导体结构及其制备方法，能够对栅极的侧墙结构以及栅氧化层的完整性进行防护。

公开(公告)号：CN116825786A

公开(公告)日：2023-09-29

申请号：CN202311107757.6

申请日：2023-08-31

申请人： 合肥晶合集成电路股份有限公司

发明人： 宋富冉

IPC分类号： H01L27/088 ,  H01L29/78 ,  H01L21/8234

摘要： 本发明提供一种半导体结构及其制备方法，包括：衬底，所述衬底上形成多个有源区结构；栅极结构，形成于所述有源区结构上；以及电极结构，形成于所述栅极结构与所述有源区结构上；其中，所述栅极结构包括第一栅极与第二栅极，所述第一栅极的多晶硅层上形成金属硅化层，所述第二栅极的多晶硅层上形成金属硅化层与牺牲层，所述牺牲层位于远离所述第一栅极的所述第二栅极的一侧上。通过本发明公开的一种半导体结构及其制备方法，能够对栅极的侧墙结构以及栅氧化层的完整性进行防护。

公开(公告)号：CN115020343A

公开(公告)日：2022-09-06

申请号：CN202210844475.3

申请日：2022-07-19

申请人： 合肥晶合集成电路股份有限公司

发明人： 宋富冉 ,  周儒领 ,  黄厚恒 ,  伯秀秀

IPC分类号： H01L21/8238 ,  H01L27/092

摘要： 本发明公开了一种半导体器件的制作方法，属于半导体器件制作领域。所述制作方法至少包括以下步骤：提供一衬底，所述衬底内设置多个阱区；在所述阱区上形成栅极结构；在所述衬底和所述栅极结构上形成第一介质层；对所述第一介质层进行氮化处理，形成中间层；以所述中间层为杂质离子的注入缓冲层，在所述栅极结构两侧的所述阱区内形成轻掺杂区；在所述中间层上形成第二介质层；刻蚀所述第二介质层至所述中间层或刻蚀所述第二介质层至所述第一介质层，形成侧墙结构；以所述中间层或所述第一介质层为杂质离子的注入缓冲层，在所述侧墙结构两侧的所述阱区内形成重掺杂区。通过本发明提供的一种半导体器件的制作方法，可提高半导体器件的性能。

公开(公告)号：CN114758986A

公开(公告)日：2022-07-15

申请号：CN202210664390.7

申请日：2022-06-14

申请人： 晶芯成(北京)科技有限公司 ,  合肥晶合集成电路股份有限公司

发明人： 宋富冉 ,  黄厚恒 ,  周儒领 ,  韩飘飘 ,  金磊

IPC分类号： H01L21/768 ,  H01L21/02 ,  H01L21/8234

摘要： 本发明提供一种半导体器件的制备方法，包括：提供一衬底，衬底上形成有连接结构和晶体管；在衬底表面形成层间介质层，以覆盖连接结构和晶体管；在层间介质层中形成多个接触孔，以分别暴露出部分衬底表面、部分连接结构以及部分晶体管；形成接触孔侧壁结构，以覆盖每个接触孔的侧壁；执行至少两次湿法清洗；其中，最后一次湿法清洗为采用液氨浸泡处理；填充所有接触孔，以形成多个金属插塞。即通过形成接触孔侧壁结构，以阻隔酸溶液与接触孔暴露出的膜层，避免发生寄生化学反应，影响接触效果。且液氨浸泡不仅能去除接触孔底部产生的寄生氧化层以及氟，降低接触电阻，还能降低金属硅化物层的氧化速率，并保证接触孔底部关键尺寸控制在预设范围内。

公开(公告)号：CN117954332B

公开(公告)日：2024-06-11

申请号：CN202410353847.1

申请日：2024-03-27

申请人： 合肥晶合集成电路股份有限公司

发明人： 宋富冉 ,  周儒领 ,  张庆勇

IPC分类号： H01L21/48 ,  H01L21/768 ,  H01L23/498 ,  H01L23/538

摘要： 本申请涉及一种半导体结构及其制备方法。该制备方法包括：提供衬底，衬底一侧表面形成有间隔分布的至少两个初始凸起部；于每个初始凸起部的侧壁和顶部形成层叠的第一导电层和第一自然氧化层；去除形成于各第一导电层顶面的第一自然氧化层，并于衬底表面形成牺牲层，牺牲层暴露各第一导电层的顶面；于各第一导电层的顶面对应形成第二自然氧化层，第一导电层、保留的第一自然氧化层和第二自然氧化层共同构成支撑部；于牺牲层上形成第二导电层，第二导电层至少与相邻的两个支撑部顶面相连接；去除牺牲层，以使第二导电层、相邻的两个支撑部以及衬底所围成的封闭图形内具有空气间隙。该制备方法制作工艺难度较低，有利于提升生产效率并实现量产。

公开(公告)号：CN117410184B

公开(公告)日：2024-04-09

申请号：CN202311696955.0

申请日：2023-12-12

申请人： 合肥晶合集成电路股份有限公司

发明人： 宋富冉 ,  施平 ,  周儒领

IPC分类号： H01L21/336 ,  H01L29/06 ,  H01L29/78 ,  H01L21/266

摘要： 本申请涉及一种NMOS晶体管制备方法及NMOS晶体管，首先提供衬底，衬底内包括阵列排布的多个有源区及用于限定多个有源区的沟槽，沟槽的内侧壁上形成有衬垫氧化层，于沟槽内形成顶面低于衬垫氧化层的顶面的填充层，至少经由沟槽的内侧壁向有源区内依次形成第一预非晶化阻挡层、第二预非晶化阻挡层，并在第一预非晶化阻挡层和第二预非晶化阻挡层之间进行P型离子注入，去除填充层后，于沟槽内形成覆盖衬垫氧化层的缓冲隔离层，缓解后续形成隔离结构时的生长应力，并于沟槽内形成顶面不低于衬垫氧化层的顶面的隔离结构，再于有源区内形成NMOS晶体管，提高了NMOS的阈值电压，改善了NMOS晶体管的反窄沟道效应。

公开(公告)号：CN117410321A

公开(公告)日：2024-01-16

申请号：CN202311722569.4

申请日：2023-12-15

申请人： 合肥晶合集成电路股份有限公司

发明人： 宋富冉 ,  韩飘飘 ,  黄厚恒 ,  周儒领

IPC分类号： H01L29/423 ,  H01L21/28 ,  H10B41/30

摘要： 本发明公开了一种半导体结构及其制造方法，所述半导体结构至少包括：衬底；栅极结构，设置在衬底上；侧墙结构，设置在衬底上，且侧墙结构连接于栅极结构的侧壁；电容氧化层，覆盖在部分栅极结构上、部分衬底上和侧墙结构上，且电容氧化层位于栅极结构的一侧；刻蚀阻挡层，覆盖部分栅极结构和部分衬底，且刻蚀阻挡层位于衬底和电容氧化层之间，以及栅极结构和电容氧化层之间；以及金属硅化物，设置于衬底的表层、栅极结构的表层和电容氧化层上。本发明提供了一种半导体结构及其制造方法，能够提升半导体设备的电学性能。

公开(公告)号：CN117410184A

公开(公告)日：2024-01-16

申请号：CN202311696955.0

申请日：2023-12-12

申请人： 合肥晶合集成电路股份有限公司

发明人： 宋富冉 ,  施平 ,  周儒领

IPC分类号： H01L21/336 ,  H01L29/06 ,  H01L29/78 ,  H01L21/266

摘要： 本申请涉及一种NMOS晶体管制备方法及NMOS晶体管，首先提供衬底，衬底内包括阵列排布的多个有源区及用于限定多个有源区的沟槽，沟槽的内侧壁上形成有衬垫氧化层，于沟槽内形成顶面低于衬垫氧化层的顶面的填充层，至少经由沟槽的内侧壁向有源区内依次形成第一预非晶化阻挡层、第二预非晶化阻挡层，并在第一预非晶化阻挡层和第二预非晶化阻挡层之间进行P型离子注入，去除填充层后，于沟槽内形成覆盖衬垫氧化层的缓冲隔离层，缓解后续形成隔离结构时的生长应力，并于沟槽内形成顶面不低于衬垫氧化层的顶面的隔离结构，再于有源区内形成NMOS晶体管，提高了NMOS的阈值电压，改善了NMOS晶体管的反窄沟道效应。