公开(公告)号：CN114707887B

公开(公告)日：2025-02-18

申请号：CN202210422817.2

申请日：2022-04-21

Applicant: 哈尔滨工业大学(威海)

Inventor： 邓立宝 ,  狄原竹 ,  李春磊

IPC: G06Q10/0631 ,  G06Q50/04 ,  G06N3/126

Abstract: 基于差分进化算法的多品种小批量车间调度方法，属于制造生产车间的调度排产技术领域，本发明为解决多品种小批量车间调度的技术普遍存在适用度低、性能较差的问题。本发明方案：首先建立以最大完工时间最短为目标的数学模型，设计元启发式算法生成初始种群，随后对参与进化的个体的染色体模型进行连续化转换，再经过差分变异、交叉等操作生成子代个体，通过比较目标函数值选择优秀个体，并对进化算法中的参数、外部存档进行更新，最后基于部分优秀个体进行邻域搜索，循环上述步骤直至算法结束，得到最优加工方案。该方法能够改善差分进化算法在求解离散问题上的性能，获得高效稳定的调度方案。

公开(公告)号：CN114707887A

公开(公告)日：2022-07-05

申请号：CN202210422817.2

申请日：2022-04-21

Applicant: 哈尔滨工业大学(威海)

Inventor： 邓立宝 ,  狄原竹 ,  李春磊

IPC: G06Q10/06 ,  G06Q50/04 ,  G06N3/12

Abstract: 基于差分进化算法的多品种小批量车间调度方法，属于制造生产车间的调度排产技术领域，本发明为解决多品种小批量车间调度的技术普遍存在适用度低、性能较差的问题。本发明方案：首先建立以最大完工时间最短为目标的数学模型，设计元启发式算法生成初始种群，随后对参与进化的个体的染色体模型进行连续化转换，再经过差分变异、交叉等操作生成子代个体，通过比较目标函数值选择优秀个体，并对进化算法中的参数、外部存档进行更新，最后基于部分优秀个体进行邻域搜索，循环上述步骤直至算法结束，得到最优加工方案。该方法能够改善差分进化算法在求解离散问题上的性能，获得高效稳定的调度方案。

公开(公告)号：CN113792494A

公开(公告)日：2021-12-14

申请号：CN202111116700.3

申请日：2021-09-23

Applicant: 哈尔滨工业大学(威海)

Inventor： 邓立宝 ,  狄原竹 ,  宋乐 ,  李春磊

IPC: G06F30/27 ,  G06Q10/06 ,  G06F111/06 ,  G06F119/02

Abstract: 基于迁徙鸟群算法和交叉融合的多目标柔性作业车间调度方法，属于制造生产车间的调度排产技术领域，本发明为解决现有的解决MOFJSP的技术普遍存在精度低、可靠性差的问题。本发明对于以最大完工时间最小和机器总负荷最小为优化目标的柔性作业车间调度问题，该方案首先建立三层编码的数学模型，设计混合初始化策略生成初始种群，然后通过领飞个体队内交叉操作、左右跟飞个体队间交叉操作，以及队内个体的变异操作生成新的排产方案，采用基于Pareto支配关系的快速排序方法选择优秀个体，循环此策略直至算法结束，得到最优加工方案。该方法能够提高算法寻找最优解的精准度，获得更高质量的排产方案，从而提高车间生产加工的高效性和可靠性。

公开(公告)号：CN107238790B

公开(公告)日：2020-09-11

申请号：CN201710388109.0

申请日：2017-05-27

Applicant: 哈尔滨工业大学(威海)

Inventor： 邓立宝 ,  孙宁 ,  任涛 ,  张莉莉 ,  王华鹏 ,  周长波

IPC: G01R31/28

Abstract: 本发明提供了一种基于编码译码的数字微流控生物芯片在线测试结构及方法，其解决了在线测试中故障发现不及时、错误修复时间长且资源消耗多，以及控制引脚过多导致的芯片规模过大的技术问题。包括译码器，输入端与控制器连接，输出端与电极连接，用于将电压信号根据译码规则转换为电极驱动序列，作用于各个电极上；编码器，输入端与电极连接，输出端与控制器连接，用于将各电极的实际电压信号经电路编码后通过数据总线传回控制器；及控制器，用于将传回电压信号与输出的电压信号进行对比，判断电极是否出现故障，若有，则将对应的电极标记为故障，并对之后的液滴调度进行调整。本发明广泛应用于数字微流控生物芯片在线测试技术领域。

公开(公告)号：CN103823211B

公开(公告)日：2016-03-16

申请号：CN201410106717.4

申请日：2014-03-21

Applicant: 哈尔滨工业大学

Inventor： 付宁 ,  邓立宝 ,  刘通 ,  杨亚坤 ,  乔立岩

IPC: G01S7/40

Abstract: 用于信号模拟的快速m序列捕获方法，属于信号模拟技术领域。本发明为了解决现有信号模拟方法中，对待模拟信号m序列的捕获耗费时间长的问题。它包括目标信号m序列的捕获、目标信号m序列的追赶及目标信号m序列的同步输出三个步骤，它首先捕获目标信号的m序列，即在已知特征多项式的条件下快速捕获m序列的当前各个状态，再利用加速时钟在一个脉冲时钟内完成整个周期的移位操作，以追赶上目标的m序列发生器达到同步。本发明用于m序列的快速捕获。

公开(公告)号：CN105204958A

公开(公告)日：2015-12-30

申请号：CN201510680033.X

申请日：2015-10-19

Applicant: 哈尔滨工业大学

Inventor： 魏德宝 ,  邓立宝 ,  王世元 ,  乔立岩 ,  彭喜元

IPC: G06F11/10

Abstract: 一种延长NAND Flash数据可靠存储时间的编码方法，本发明涉及延长NAND Flash数据可靠存储时间的编码方法。本发明的目的是为了解决现有NAND Flash数据可靠存储时间低、LDPC算法运算成本高，硬件的运算能力要求高，数据备份重写的问题。通过以下步骤实现：一、获得对应继续可靠存储时间长度；二、每次读取数据迭代执行一；三、执行二后，将Tstore和Tlimit比较，若达到Tlimit则执行四，若否则执行五；四、启动数据的异地更新机制，读取数据；执行ECC纠错；七、判断数据存储时间长度是否达到Tnext，若是则执行八，若否，执行九；八，当Tcurrent达到Tnext时，执行二，九；九、获得正确数据；十、结束。本发明应用于数据存储领域。

公开(公告)号：CN104467871A

公开(公告)日：2015-03-25

申请号：CN201410653332.X

申请日：2014-11-17

Applicant: 哈尔滨工业大学

Inventor： 魏德宝 ,  邓立宝 ,  赵浩然 ,  乔立岩

IPC: H03M13/03

Abstract: 提高NAND Flash存储可靠性的数据存储方法，属于固态硬盘存储技术领域。解决了现有的方法在处理NAND Flash的数据贮存错误和编程干扰错误中，有效性依赖于待处理数据的前后字节具有很强的相关性；以及浪费有效的存储空间和需要配备完善的数据增位缓冲机制才可以实现与页宽度的对齐，不能与地址映射算法进行透明适配的问题。技术方案为：在数据存储至NAND Flash之前应用半字节短码重映射编码，而在从NAND Flash中读出数据后应用半字节短码反映射解码，通过提升吞吐数据中“1”的比例，以达到提高数据存储可靠性。本发明适用于以NAND Flash为主存储芯片的固态存储设备。

公开(公告)号：CN103490783A

公开(公告)日：2014-01-01

申请号：CN201310455727.4

申请日：2013-09-29

Applicant: 哈尔滨工业大学

Inventor： 付宁 ,  邓立宝 ,  宋平凡 ,  乔立岩 ,  姚婷婷

IPC: H03M1/12

Abstract: 一种将模拟信号转换为数字信息的方法，属于信号处理领域。本发明为了解决现有的信号采样方法存在的采样率高，采样数据量大，采样结果冗余度大等一些问题。该方法包括如下步骤：配置并保存系统参数；发出开始命令，被测信号模块产生包含多个频点的被测模拟信号；被测信号经过功分器后被分为多路被测信号；触发模块产生矩形脉冲触发信号；产生多路各不相同的伪随机序列；信号调理模块对输入的被测信号和伪随机序列进行随机调制，然后将随机调制后的信号输入到采样模块；采样模块捕捉触发信号的下降沿，对步骤五所述的伪随机序列和步骤六所述的随机调制后的信号进行均匀采样；获取信号中的频谱信息。本发明方法用于实现模拟信号到信息的转换。

公开(公告)号：CN102305911B

公开(公告)日：2013-05-01

申请号：CN201110162065.2

申请日：2011-06-16

Applicant: 哈尔滨工业大学

Inventor： 邓立宝 ,  俞洋 ,  乔立岩 ,  付宁 ,  彭喜元

IPC: G01R31/3185

Abstract: 利用差值进行二次分配的扫描链平衡方法。它涉及系统芯片SOC测试技术领域。它为了缩短SOC的测试时间，进而降低测试费用。首先，将IP核内部各扫描链按照降序排列，从中找到最大的扫描链S(max)，将最大的扫描链S(max)除以调整系数adj的长度作为基准长度，最接近于基准长度的扫描链设定为基准的扫描链S(adj)；然后，将IP核内部各扫描链的长度与基准的扫描链S(adj)的长度进行比较，大于基准的扫描链S(adj)则设定为长扫描链S＞，小于等于基准的扫描链S(adj)则设定为短扫描链S≤，将所有长扫描链S＞按照基准的扫描链S(adj)的长度进行第一次分配；再计算出每一个长扫描链S＞与基准的扫描链S(adj)的差值di’，将所有短扫描链S≤与所有差值di’从大到小排序后，进行第二次分配。它应用于集成电路中。

公开(公告)号：CN102279296A

公开(公告)日：2011-12-14

申请号：CN201110167193.6

申请日：2011-06-21

Applicant: 哈尔滨工业大学

Inventor： 邓立宝 ,  俞洋 ,  乔立岩 ,  向刚 ,  彭喜元

IPC: G01R1/30

Abstract: SOCs测试封装扫描信号输入单元和扫描结果输出单元，涉及一种SOCs测试封装扫描单元结构，为了解决实现母核和子核的并行测试的不安全问题，SOCs测试封装扫描信号输入单元，它包括一号多路选择器、二号多路选择器、三号多路选择器、一号触发器和二号触发器，它还包括CMOS传输门；SOCs测试封装扫描结果输出单元，它包括四号多路选择器、五号多路选择器、六号多路选择器、七号多路选择器、三号触发器和四号触发器，它还包括CMOS传输门，CMOS传输门包括NMOS管和PMOS管，NMOS管和PMOS管的源极相连作为输入端，漏极相连作为输出端，栅极作为控制端，用于SOCs的测试。