基于Telent协议的服务器状态查询装置、方法及介质

    公开(公告)号:CN117768233A

    公开(公告)日:2024-03-26

    申请号:CN202311852758.3

    申请日:2023-12-28

    摘要: 本发明网络通信技术领域,具体涉及一种基于Telent协议的服务器状态查询装置、方法及介质,方法包括当Telnet客户端发送数据时,第一安全模块对数据进行加密和压缩;当Telnet客户端接收数据时,第一安全模块对数据进行解压缩和解密;当Telnet服务器发送数据时,第二安全模块对数据进行加密和压缩;当Telnet服务器接收数据时,第二安全模块对数据进行解压缩和解密;本发明通过在客户端和服务器端配置安全模块,实施加密和压缩,大大增强了数据传输的安全性;通过对称加密算法和椭圆曲线加密算法的应用,使得传输的数据难以被截获和解析,有效避免了数据泄露和篡改的风险;通过量化和编码技术优化的数据压缩过程,提高了数据处理的精确性和效率。

    一种基带处理模块及处理方法

    公开(公告)号:CN112526463A

    公开(公告)日:2021-03-19

    申请号:CN202110174166.5

    申请日:2021-02-07

    IPC分类号: G01S7/38

    摘要: 本发明公开了一种基带处理模块,第一处理器接收第一雷达照射信号,并将第一雷达照射信号发送至FIFO;第二处理器读取第一雷达照射信号;第一处理器生成第一欺骗位置数据;第二处理器根据第一雷达照射信号和对应于第一雷达照射信号的第一欺骗位置数据生成第一欺骗信号,并将第一欺骗信号发送至第一处理器;第一处理器将第一欺骗信号与第一雷达照射信号进行调制后进行发送。本发明还公开了一种基带处理方法。本发明一种基带处理模块及处理方法,通过设置上述模块,节省了生成最终欺骗信号的时间,降低了欺骗干扰被识破的几率,并且架构简单,有利于机载设备的应用。

    基于MicroBlaze的FPGA在线升级方法、系统及介质

    公开(公告)号:CN117873539A

    公开(公告)日:2024-04-12

    申请号:CN202311832586.3

    申请日:2023-12-28

    IPC分类号: G06F8/654

    摘要: 本发明涉及FPGA升级技术领域,具体涉及一种基于MicroBlaze的FPGA在线升级方法、系统及介质,在FPGA内嵌入MicroBlaze,上位机将固件数据转换为TLV格式;上位机通过UART接口或ETH接口将TLV数据包传输至MicroBlaze;MicroBlaze通过AXI UART LITE接口或AXI ETH接口接收数据包,并对数据包处理;MicroBlaze通过AXI SPI接口将解析后的数据写入FLASH;本发明通过TLV格式的数据封装和处理,并在写入数据之前和之后进行校验,确保了数据的准确性和完整性,从而提高了升级过程的可靠性。

    一种嵌入式设备的测试方法、装置、上位机及介质

    公开(公告)号:CN117724920A

    公开(公告)日:2024-03-19

    申请号:CN202410171486.9

    申请日:2024-02-07

    IPC分类号: G06F11/22

    摘要: 本发明公开了一种嵌入式设备的测试方法、装置、上位机及介质,涉及嵌入式设备调测领域,其技术方案要点是:获取嵌入式设备通过通信协议开放出来的多个目标操作接口,其中多个目标操作接口是基于结构体数组对嵌入式设备搭载的多个处理器各自的硬件资源和通信接口进行封装得到的;打开目标操作接口,获取目标操作接口的接口句柄;根据接口句柄对目标操作接口执行参数设置、擦除、写入和读出的操作,完成对嵌入式设备的软件更新和/或设备测试;根据接口句柄关闭目标操作接口,并在上位机的图形界面展示对嵌入式设备的软件更新和/或设备测试的操作结果。本发明提高了嵌入式设备的测试效率、灵活性、可扩展性和通用性。

    一种实时视频图像采集处理系统

    公开(公告)号:CN113438435A

    公开(公告)日:2021-09-24

    申请号:CN202110718246.2

    申请日:2021-06-28

    IPC分类号: H04N7/01 H04N5/262

    摘要: 本发明公开了一种实时视频图像采集处理系统,涉及信息采集处理系统,解决了视频图像的播放过程产生回抖或非均匀延时的问题。本发明包括光电传感器模块、采样处理模块和显示模块,加法器接入DAC的输出端与第一级ADC的输入端,加法器后接入第二级ADC,加法器用于将第一级ADC的输入信号与DAC残差电压放大输出的信号进行相减,第二级ADC用于将加法器的输出信号进行数字输出为低位数字信号。本发明降低了视频图像回抖与非均匀延时的频次,本发明自动处理光电传感器的模拟数据,提高显示屏的成像效果,提升视频或图像的播放质量与播放舒适度。

    一种基带处理模块及处理方法

    公开(公告)号:CN112526463B

    公开(公告)日:2021-05-04

    申请号:CN202110174166.5

    申请日:2021-02-07

    IPC分类号: G01S7/38

    摘要: 本发明公开了一种基带处理模块,第一处理器接收第一雷达照射信号,并将第一雷达照射信号发送至FIFO;第二处理器读取第一雷达照射信号;第一处理器生成第一欺骗位置数据;第二处理器根据第一雷达照射信号和对应于第一雷达照射信号的第一欺骗位置数据生成第一欺骗信号,并将第一欺骗信号发送至第一处理器;第一处理器将第一欺骗信号与第一雷达照射信号进行调制后进行发送。本发明还公开了一种基带处理方法。本发明一种基带处理模块及处理方法,通过设置上述模块,节省了生成最终欺骗信号的时间,降低了欺骗干扰被识破的几率,并且架构简单,有利于机载设备的应用。

    基于MicroBlaze的FPGA在线升级方法、系统及介质

    公开(公告)号:CN117873539B

    公开(公告)日:2024-07-02

    申请号:CN202311832586.3

    申请日:2023-12-28

    IPC分类号: G06F8/654

    摘要: 本发明涉及FPGA升级技术领域,具体涉及一种基于MicroBlaze的FPGA在线升级方法、系统及介质,在FPGA内嵌入MicroBlaze,上位机将固件数据转换为TLV格式;上位机通过UART接口或ETH接口将TLV数据包传输至MicroBlaze;MicroBlaze通过AXI UART LITE接口或AXI ETH接口接收数据包,并对数据包处理;MicroBlaze通过AXI SPI接口将解析后的数据写入FLASH;本发明通过TLV格式的数据封装和处理,并在写入数据之前和之后进行校验,确保了数据的准确性和完整性,从而提高了升级过程的可靠性。

    一种实时视频图像采集处理系统

    公开(公告)号:CN113438435B

    公开(公告)日:2022-05-24

    申请号:CN202110718246.2

    申请日:2021-06-28

    IPC分类号: H04N7/01 H04N5/262

    摘要: 本发明公开了一种实时视频图像采集处理系统,涉及信息采集处理系统,解决了视频图像的播放过程产生回抖或非均匀延时的问题。本发明包括光电传感器模块、采样处理模块和显示模块,加法器接入DAC的输出端与第一级ADC的输入端,加法器后接入第二级ADC,加法器用于将第一级ADC的输入信号与DAC残差电压放大输出的信号进行相减,第二级ADC用于将加法器的输出信号进行数字输出为低位数字信号。本发明降低了视频图像回抖与非均匀延时的频次,本发明自动处理光电传感器的模拟数据,提高显示屏的成像效果,提升视频或图像的播放质量与播放舒适度。

    一种嵌入式设备的测试方法、装置、上位机及介质

    公开(公告)号:CN117724920B

    公开(公告)日:2024-04-26

    申请号:CN202410171486.9

    申请日:2024-02-07

    IPC分类号: G06F11/22

    摘要: 本发明公开了一种嵌入式设备的测试方法、装置、上位机及介质,涉及嵌入式设备调测领域,其技术方案要点是:获取嵌入式设备通过通信协议开放出来的多个目标操作接口,其中多个目标操作接口是基于结构体数组对嵌入式设备搭载的多个处理器各自的硬件资源和通信接口进行封装得到的;打开目标操作接口,获取目标操作接口的接口句柄;根据接口句柄对目标操作接口执行参数设置、擦除、写入和读出的操作,完成对嵌入式设备的软件更新和/或设备测试;根据接口句柄关闭目标操作接口,并在上位机的图形界面展示对嵌入式设备的软件更新和/或设备测试的操作结果。本发明提高了嵌入式设备的测试效率、灵活性、可扩展性和通用性。

    基于FPGA和DSP的视频图像处理延迟动态调节系统

    公开(公告)号:CN117857722A

    公开(公告)日:2024-04-09

    申请号:CN202311852790.1

    申请日:2023-12-28

    IPC分类号: H04N5/445 H04N5/265 H04N5/04

    摘要: 本发明公开了基于FPGA和DSP的视频图像处理延迟动态调节系统,涉及视频图像处理技术领域,其技术方案要点是:包括第一DSP模块、第二DSP模块和FPGA,FPGA包括CML接收模块、OSD模块、PAL输出模块、图像预处理模块和延迟调节模块;第一DSP模块包括跟踪分析单元和通道调节单元;延迟调节模块,用于采集OSD模块中每帧图像进行字符叠加处理时的第一处理时间以及跟踪分析单元中每帧图像进行目标跟踪分析时的第二处理时间,并生成通道调节命令;通道调节单元,配置有多个并行且传输延迟不同的传输通道,用于依据通道调节命令选取一个传输通道将图像传输至跟踪分析单元。本发明有效提高了视频图像处理的工作效率。