测试存储模块的装置
    1.
    发明公开

    公开(公告)号:CN1601480A

    公开(公告)日:2005-03-30

    申请号:CN200410011986.9

    申请日:2004-09-27

    IPC分类号: G06F11/00 G11C29/00 G01R31/00

    摘要: 用于测试适合与母板(10)进行电信号交换的存储模块(2)的装置(1),包括:适用于检测该模块至少一半导体芯片(26a-26m)该操作状态的装置(8a-8k),且该装置包括第一组信号线路(8a-8k),具有存储装置(32)的微处理器(3),以用于储存该操作状态,且该微控制器(3)系电连接至该信号线路,一时钟产生器适用于产生操作时钟,而该时钟产生器系电连接至该微控制器,以及信号连接(13)适用于将用于控制存取的信号传达至在该电路板配置以及该微控制器的间的该存储模块(2),并且适用于将一用于启始检测该操作状态的程序的信号传达至该微控制器。

    半导体装置测试装置、测试系统及测试方法

    公开(公告)号:CN1630054A

    公开(公告)日:2005-06-22

    申请号:CN200310120686.X

    申请日:2003-12-18

    IPC分类号: H01L21/66 G01R31/28 G01R31/26

    CPC分类号: G11C29/022 G11C29/02

    摘要: 本发明关于半导体装置测试装置(6)、半导体装置测试系统(5)、及半导体装置测试方法,用于使半导体装置(1a、1b)上下定位测试接触,其中连接至一个装置模块(2)的至少两个半导体装置(1a、1b)被提供,第一半导体装置(1a)的至少一个端脚(3a)被电传导地与垫片(4a)连接,第二半导体装置(1b)的至少一个端脚(3b)被电传导地与该垫片连接,包括:将第一值写入该第一半导体装置(1a)的内存胞元;将与该第一值不同的第二值写入该第二半导体装置的内存胞元;同时输出对应于该第一半导体装置的该端脚的该第一值之信号及对应于该第二半导体装置的该端脚的该第二值之信号。

    测试存储模块的装置
    4.
    发明授权

    公开(公告)号:CN100435104C

    公开(公告)日:2008-11-19

    申请号:CN200410011986.9

    申请日:2004-09-27

    IPC分类号: G06F11/00 G11C29/00 G01R31/00

    摘要: 用于测试适合与母板(10)进行电信号交换的存储模块(2)的装置(1),包括:适用于检测该模块至少一半导体芯片(26a-26m)该操作状态的装置(8a-8k),且该装置包括第一组信号线路(8a-8k),具有存储装置(32)的微处理器(3),以用于储存该操作状态,且该微控制器(3)系电连接至该信号线路,一时钟产生器适用于产生操作时钟,而该时钟产生器系电连接至该微控制器,以及信号连接(13)适用于将用于控制存取的信号传达至在该电路板配置以及该微控制器的间的该存储模块(2),并且适用于将一用于启始检测该操作状态的程序的信号传达至该微控制器。