一种功率器件的背面buffer层制作方法

    公开(公告)号:CN105023836B

    公开(公告)日:2017-12-05

    申请号:CN201410169697.5

    申请日:2014-04-25

    IPC分类号: H01L21/283

    摘要: 本发明涉及一种功率器件制作方法,具体涉及一种功率器件的背面buffer层制作方法。在3300V以上单晶硅片背面外延一层掺磷浓度高的外延N+层,然后进行背封,防止磷溢出及对相邻片正面造成自掺杂。进行芯片正面工艺,背面的外延N+层会在正面热过程作用下向单晶硅片N‑层进行扩散形成buffer层,在外延N+层浓度确定后,buffer层厚度决定于正面热过程,如厚度不足可在芯片正面工艺前增加一步热过程。本发明通过外延N+层,在实现buffer层的同时保留现有功率器件背面成熟工艺,避免金属粘附性问题;从结构上保证buffer层的完整及背面良好的欧姆接触。

    一种快恢复二极管及其制造方法

    公开(公告)号:CN103618006B

    公开(公告)日:2017-02-01

    申请号:CN201310525160.3

    申请日:2013-10-30

    摘要: 本发明涉及一种电力半导体器件及其制造方法,具体涉及一种快恢复二极管及其制造方法。本发明在有源区进行推结形成P+区和P区,推结形成过程包括,第一步进行硼注入,推结1-10um,第二步进行磷补偿注入,磷注入条件要求推结后只降低靠近硅表面处P区浓度但不足以使其反型,通过有源区补偿注入形成表面浓度低的P区,这样在保证PN结两侧浓度的情况下降低了正向导通时P区空穴注入量,在采用少子寿命控制时可不需要生成过多的复合中心,由此会带来一系列参数的优化。本发明提供的快恢复二极管及其制造方法,通过对P区进行磷补偿注入的方式实现P区表面浓度降低,从而实现正向导通时注入空穴数量的减少。

    一种功率器件的背面buffer层制作方法

    公开(公告)号:CN105023836A

    公开(公告)日:2015-11-04

    申请号:CN201410169697.5

    申请日:2014-04-25

    IPC分类号: H01L21/283

    摘要: 本发明涉及一种功率器件制作方法,具体涉及一种功率器件的背面buffer层制作方法。在3300V以上单晶硅片背面外延一层掺磷浓度高的外延N+层,然后进行背封,防止磷溢出及对相邻片正面造成自掺杂。进行芯片正面工艺,背面的外延N+层会在正面热过程作用下向单晶硅片N-层进行扩散形成buffer层,在外延N+层浓度确定后,buffer层厚度决定于正面热过程,如厚度不足可在芯片正面工艺前增加一步热过程。本发明通过外延N+层,在实现buffer层的同时保留现有功率器件背面成熟工艺,避免金属粘附性问题;从结构上保证buffer层的完整及背面良好的欧姆接触。

    一种快速恢复二极管及其制造方法

    公开(公告)号:CN104952936A

    公开(公告)日:2015-09-30

    申请号:CN201410113455.4

    申请日:2014-03-25

    IPC分类号: H01L29/861 H01L21/329

    CPC分类号: H01L29/861 H01L29/6609

    摘要: 本发明涉及一种半导体功率器件,具体涉及一种快速恢复二极管及其制造方法。快恢复二极管包括衬底和P区,所述P区在衬底上形成,衬底为非均匀掺杂(N-为均匀掺杂,N+为非均匀掺杂)的N型硅衬底,N型硅衬底包括从上到下依次分布的衬底N-层以及衬底N+层;所述P区包括从上到下依次排布的被腐蚀的P+区和P+区,所述P+区和衬底N-层形成P+N-结,被腐蚀的P+区用于在保证P+N-结两侧浓度的情况下降低P+区掺杂总量,降低P+区空穴注入量。本发明在保证P+N-结两侧浓度的情况下,通过对P+区硅进行腐蚀的方法来降低P+区的杂质总量,从而降低P+区注入到N-区的空穴数量,这样就可以通过较少的复合中心达到足够的反向恢复速度;同时,参与电导调制空穴数量的减少,使压降的温度系数接近于零,更易于并联。