-
公开(公告)号：CN213692392U
公开(公告)日：2021-07-13
申请号：CN202022976869.3
申请日：2020-12-09
Applicant: 国网辽宁省电力有限公司丹东供电公司 , 国家电网有限公司
Inventor： 迟军 , 杨立新 , 赵强 , 姜海 , 王延泽 , 孙晓东 , 郑景波 , 孙成波 , 王铭 , 宫殿洪 , 解宜国 , 王兴刚 , 封丹 , 刘子义 , 王国臣 , 韩伟佳 , 杨振东 , 王涵隆
IPC: H01R11/14
Abstract: 本实用新型公开了一种推杆式锁紧接地棒，包括绝缘操作杆，所述绝缘操作杆的一端固定连接有纯铝夹头，所述绝缘操作杆的内部穿插设置有聚四氟推动杆，所述聚四氟推动杆的一端且位于纯铝夹头的内部固定连接有滑动纯铝夹块，所述绝缘操作杆的内壁间穿插设置有推进扳手，所述聚四氟推动杆的外壁且位于推进扳手内套接有推进复位弹簧，所述聚四氟推动杆的外壁套接有推进片，所述聚四氟推动杆的外壁且位于推进片的右侧固定连接有释放锁片，所述推进扳手的内壁活动连接有聚碳酸酯锁紧扳手。通过聚四氟推动杆、滑动纯铝夹块等装置的联合设置，实现了头部夹口可快速地夹紧和放松，而且夹扣夹紧力度可控，即夹紧又不损伤木材的功能，具有实用性。
-
公开(公告)号：CN117851319B
公开(公告)日：2024-07-30
申请号：CN202410260385.9
申请日：2024-03-07
Applicant: 北京智芯微电子科技有限公司 , 国家电网有限公司 , 国网山东省电力公司信息通信公司
Abstract: 本发明涉及半导体领域，尤其涉及一种串并转换电路、芯片、电子设备及串并转换方法。该电路包括：时钟数据对齐电路、移位电路以及采样电路；其中，时钟数据对齐电路的补偿时钟输出端与移位电路连接，时钟数据对齐电路的数据输入端与移位电路的数据输入端连接，采样电路与移位电路的输出端连接；时钟数据对齐电路，用于对时钟进行补偿，以使补偿时钟输出端的补偿时钟与数据输入信号对齐；移位电路，用于在补偿时钟与数据输入信号对齐后，采用补偿时钟对数据输入信号进行串行移位处理，以在移位电路的输出端输出移位后的串行数据信号；采样电路，用于对移位后的串行数据信号进行并行采样，以得到并行数据信号。本发明能够节约电路成本。
-
公开(公告)号：CN117851319A
公开(公告)日：2024-04-09
申请号：CN202410260385.9
申请日：2024-03-07
Applicant: 北京智芯微电子科技有限公司 , 国家电网有限公司 , 国网山东省电力公司信息通信公司
Abstract: 本发明涉及半导体领域，尤其涉及一种串并转换电路、芯片、电子设备及串并转换方法。该电路包括：时钟数据对齐电路、移位电路以及采样电路；其中，时钟数据对齐电路的补偿时钟输出端与移位电路连接，时钟数据对齐电路的数据输入端与移位电路的数据输入端连接，采样电路与移位电路的输出端连接；时钟数据对齐电路，用于对时钟进行补偿，以使补偿时钟输出端的补偿时钟与数据输入信号对齐；移位电路，用于在补偿时钟与数据输入信号对齐后，采用补偿时钟对数据输入信号进行串行移位处理，以在移位电路的输出端输出移位后的串行数据信号；采样电路，用于对移位后的串行数据信号进行并行采样，以得到并行数据信号。本发明能够节约电路成本。
-
公开(公告)号：CN117234607B
公开(公告)日：2024-01-26
申请号：CN202311518931.6
申请日：2023-11-15
Applicant: 北京智芯微电子科技有限公司 , 国网江苏省电力有限公司 , 国家电网有限公司
IPC: G06F9/4401 , G06F15/177
Abstract: 本发明实施例提供一种多核系统及其动态模块加载方法、介质和处理器芯片，属于嵌入式系统领域。所述多核系统包括主核、从核以及所述主核和所述从核之间的共享内存，该共享内存中具有动态模块存放区，其中所述主核被配置为获取多个动态模块，并将从核需要的动态模块存放至所述动态模块存放区，所述从核被配置为从所述动态模块存放区加载所述需要的动态模块。本发明实施例对多核系统的核间共享内存进行了合理化的分配，解决了多核间由于资源受限导致从核无法实现动态模块加载的问题，且通过选择动态模块提供的资源，有助于提高从核的高速存储器访存能力、核间高速数据交互能力等。
-
公开(公告)号：CN117234607A
公开(公告)日：2023-12-15
申请号：CN202311518931.6
申请日：2023-11-15
Applicant: 北京智芯微电子科技有限公司 , 国网江苏省电力有限公司 , 国家电网有限公司
IPC: G06F9/4401 , G06F15/177
Abstract: 本发明实施例提供一种多核系统及其动态模块加载方法、介质和处理器芯片，属于嵌入式系统领域。所述多核系统包括主核、从核以及所述主核和所述从核之间的共享内存，该共享内存中具有动态模块存放区，其中所述主核被配置为获取多个动态模块，并将从核需要的动态模块存放至所述动态模块存放区，所述从核被配置为从所述动态模块存放区加载所述需要的动态模块。本发明实施例对多核系统的核间共享内存进行了合理化的分配，解决了多核间由于资源受限导致从核无法实现动态模块加载的问题，且通过选择动态模块提供的资源，有助于提高从核的高速存储器访存能力、核间高速数据交互能力等。
-
Patent Agency Ranking
公开(公告)号：CN112580295B
公开(公告)日：2022-07-05
申请号：CN202011334559.X
申请日：2020-11-24
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网福建省电力有限公司 , 国网福建省电力有限公司电力科学研究院 , 国家电网有限公司
IPC: G06F30/398 , G06F30/394 , G06F30/392 , G06F30/327 , G06F115/02 , G06F117/08
Abstract: 本发明提供一种多核SoC芯片的自动化验证方法、系统及装置，属于芯片测试验证技术领域。所述方法包括：分割多核SoC芯片的数字电路的代码；综合分割的数字电路的代码为与至少两片FPGA芯片对应的网表；根据所述网表，对所述至少两片FPGA芯片的电路镜像进行布局布线，布局布线后生成硬件待验证文件；部署所述硬件待验证文件至具有所述至少两片FPGA芯片的验证系统；编译所述多核SoC芯片的多核处理器程序代码，编译后获得软件待验证文件；部署所述软件待验证文件至所述验证系统，对部署后的验证系统执行所述多核SoC芯片流片前的验证。本发明可用于SoC或MCU的芯片流片前原型验证。
-
公开(公告)号：CN114397999A
公开(公告)日：2022-04-26
申请号：CN202111415577.5
申请日：2021-11-25
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网江苏省电力有限公司 , 国家电网有限公司
Abstract: 本发明实施例提供一种基于非易失内存接口‑远程处理消息传递NVMe‑over‑RPMsg的通信方法、装置及设备，属于计算机技术领域。用于在异构多核系统级芯片上虚拟化远程存储系统，NVMe‑over‑RPMsg包括：来宾操作系统和远程操作系统，所述通信方法包括：使所述来宾操作系统识别所述远程操作系统为NVMe‑over‑RPMsg的目的端；在所述来宾操作系统上通过定制的非易失内存接口驱动器，将所述NVMe‑over‑RPMsg目的端封装成NVMe SSD，其中所述来宾操作系统包括NVMe‑over‑RPMsg的前端；将从所述来宾操作系统发送的非易失内存接口命令发送到所述NVMe‑over‑RPMsg的目的端的仿真NVMe SSD控制器；使所述NVMe‑over‑RPMSG的前端和所述NVMe‑over‑RPMSG的目的端通过RPMsg通道相互通信。该通信方法消除高开销的系统调用并减少长I/O堆栈，同时提高随机读/写吞吐量。
-
公开(公告)号：CN114265730A
公开(公告)日：2022-04-01
申请号：CN202111396071.4
申请日：2021-11-23
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网江苏省电力有限公司 , 国家电网有限公司
Abstract: 本发明实施例提供一种模块级中断的验证平台和方法，属于芯片技术领域。该模块级中断的验证平台基于UVM搭建，且所述模块级中断的验证平台包括虚拟序列发生器、验证模型、及中断接口；其中，所述虚拟序列发生器用于产生模块级的被测设计DUT执行事务对应的激励，并监测所述中断接口的电平变化；所述验证模型用于接收来自所述虚拟序列发生器产生的激励，构造事务对应的序列，并驱动所述DUT执行对应的事务；所述中断接口用于在所述DUT发生中断时，作为上报对应的中断事务至所述虚拟序列发生器的通道。通过中断接口实现了在不与验证模型内驱动器或监视器交互的情况下，将验证序列或验证组件与中断事件进行同步，从而在验证序列中更方便地进行中断功能验证。
-
公开(公告)号：CN114064200A
公开(公告)日：2022-02-18
申请号：CN202111183545.7
申请日：2021-10-11
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网北京市电力公司 , 国家电网有限公司
IPC: G06F9/455
Abstract: 本发明实施例提供一种两级嵌入式虚拟机管理程序架构及嵌入式系统，属于嵌入式虚拟化技术。所述架构包括：第一级管理模块，运行在嵌入式系统的物理硬件之上，用于提供CPU、内存和设备虚拟化的分区机制，并向第二级管理模块提供虚拟机调度资源；第二级管理模块，运行在所述第一级管理模块之上，作为嵌入式系统的主虚拟机，用于利用所述第一级管理模块提供的虚拟机分区资源，实施CPU、内存和设备虚拟化的业务逻辑。本发明实施例适用于嵌入式虚拟机管理程序的设计过程。
-
公开(公告)号：CN111654271B
公开(公告)日：2022-02-08
申请号：CN202010444130.X
申请日：2020-05-22
Applicant: 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网上海市电力公司 , 国家电网有限公司
IPC: H03K17/22
Abstract: 本发明实施例提供一种上电复位电路及芯片，属于芯片领域。所述上电复位电路包括：包括电容模块、开关模块和波形整形模块，在电源电压上升阶段，所述开关模块用于在所述电源电压大于第一预设值的情况下接通，其中在所述开关模块未接通的情况下，所述第一电压处于上升状态，在所述开关模块接通的情况下，所述第一电压处于下降状态，所述波形整形模块，用于对所述第一电压进行整形并将整形后的电压作为复位信号输出。其在电源电压上电缓慢时芯片仍然能够正常复位，并且在电源快速掉电重启时，仍然能够正常产生二次复位信号。
-
-
-
-
-
-
-
-
-
Search Results
70
records
(took 0.078 seconds)
