公开(公告)号：CN118866988A

公开(公告)日：2024-10-29

申请号：CN202410909135.3

申请日：2024-07-08

申请人： 西安电子科技大学

发明人： 周弘 ,  王梦涵 ,  党魁 ,  张进成 ,  郝跃

IPC分类号： H01L29/872 ,  H01L21/329 ,  H01L29/20 ,  H01L29/205 ,  H01L29/06 ,  H01L29/207 ,  H01L29/417

摘要： 本发明提供低功函数凹槽阳极YAlN/GaN异质结肖特基二极管，涉及电力电子器件技术领域。其中，该肖特基二极管包括：衬底层；AlN缓冲层，形成于衬底层上；GaN沟道层，形成于AlN缓冲层上；AlN插入层，形成于GaN沟道层上；YxAl1‑xN势垒层，形成于AlN插入层上；SiN帽层，形成于YxAl1‑xN势垒层上；阴极，形成于SiN帽层的边缘区域上；凹槽阳极，形成于远离阴极的SiN帽层的边缘区域上，且凹槽阳极从SiN帽层延伸至GaN沟道层内。低功函数凹槽阳极YAlN/GaN异质结肖特基二极管的生产成本较低，有效提高了低功函数凹槽阳极YAlN/GaN异质结肖特基二极管的高频特性、耐压特性和可靠性。

公开(公告)号：CN118366860A

公开(公告)日：2024-07-19

申请号：CN202410506909.8

申请日：2024-04-25

申请人： 华南师范大学

发明人： 钱昊 ,  罗东向 ,  张梦龙

IPC分类号： H01L21/335 ,  H01L21/265 ,  H01L29/20 ,  H01L29/207 ,  H01L29/205 ,  H01L29/15 ,  H01L29/778

摘要： 本发明涉及电子器件技术领域，具体公开了一种Delta掺杂生长p‑GaN栅型HEMT结构的方法，包括以下步骤：升温到1100℃通H2清洗衬底表面并将衬底表面腐蚀出台阶方便后续成核生长。然后降温至550℃生长后通入TMAl、TMGa和NH3生长低温AlGaN成核层。随后升温至1045℃进行成核层退火。随后在1070℃开始高阻缓冲层的外延生长，生长完成后停止TMGa的供应后在1060℃开始生长AlN插入层等操作，本发明采用Delta掺杂的方式，利用p型掺杂GaN和未掺杂GaN超晶格或者p型AlGaN/GaN超晶格的晶格失配的应力，通过极化作用可以使价带边弯曲。Delta掺杂可以改变活化能进而使原本不易电离的深受主电离，在同样的掺杂浓度下，可以获得更高的空穴浓度。

公开(公告)号：CN118299414A

公开(公告)日：2024-07-05

申请号：CN202410347438.0

申请日：2024-03-26

申请人： 电子科技大学

发明人： 赵智家 ,  张鹏飞 ,  魏杰 ,  邓高强 ,  谢欣桐 ,  薛刚 ,  骆成涛 ,  杨铖 ,  毕西豪 ,  李江欢 ,  罗小蓉

IPC分类号： H01L29/778 ,  H01L29/207 ,  H01L29/06

摘要： 本发明属于功率半导体技术领域，具体涉及一种集成GaN三极管的具有ESD防护功能的GaN HEMT器件。本发明基于三极管具有的大电流泄放能力，构成p‑GaN栅层—势垒层及沟道层—p型背势垒层的PNP纵向三极管结构，通过与GaN HEMT集成，为GaN HEMT提供了ESD静电泄放路径，当施加在GaN HEMT器件栅极处电压达到ESD触发电压时，GaN三极管导通形成静电泄放通道，使GaN HEMT器件栅极电压不再上升，从而保护器件栅极不被高压击穿。同理，本发明通过优化亦可实现负栅压保护，即实现双向ESD防护。此外，在HEMT器件源极与栅极间并联多个三极管，可有效提高器件抗ESD电压等级，增强器件鲁棒性，提升器件可靠性。另外，三极管的制造工艺与GaN HEMT制造工艺兼容，易于实现集成。

公开(公告)号：CN118281064A

公开(公告)日：2024-07-02

申请号：CN202410296390.5

申请日：2024-03-15

申请人： 华南理工大学

发明人： 王瑋 ,  胡晓龙

IPC分类号： H01L29/778 ,  H01L29/207 ,  H01L29/20

摘要： 本发明公开了一种低导通电阻的双沟道HEMT器件，涉及半导体领域，针对现有技术中器件性能不可靠的问题提出本方案。利用InAlN材料作为势垒层，以使所述势垒层与GaN材料构成缓冲层之间形成二维电子气。优点在于，解决了势垒层应变而引起的问题，InAlN三元合金代替常规AlGaN势垒层是很好的途径。依赖于In组分的变化，InAlN合金的禁带宽度可以在0.7～6.2eV之间变化，并且和GaN之间能形成c面内a轴晶格常数的匹配。当In组分为17％时可以实现晶格匹配的无应变InAlN/GaN异质结，消除了压电极化的影响。InAlN/GaN HEMT中2DEG的浓度可达AlGaN/GaN HEMT的2倍以上。因此，InAlN/GaN异质结比AlGaN/GaN异质结可以具有更薄的势垒层厚度同时产生足够的2DEG。

公开(公告)号：CN118057622A

公开(公告)日：2024-05-21

申请号：CN202311032248.1

申请日：2023-08-16

申请人： 环球晶圆股份有限公司

发明人： 林伯融 ,  刘嘉哲 ,  林弘哲 ,  庄志远

IPC分类号： H01L29/205 ,  H01L29/207 ,  H01L29/778

摘要： 一种外延结构，包含一基板、一第一缓冲层、一第二缓冲层及一通道层，所述第一缓冲层位于所述基板上方，所述第一缓冲层包含一第一部分，所述第一部分包含三元或三元以上的一氮化物且所述氮化物的铝原子浓度小于等于25at％，且所述第一部分具有元素掺杂，掺杂浓度大于等于1x1018cm‑3；所述第二缓冲层位于所述第一缓冲层上方，所述第二缓冲层中不包含铝且具有元素掺杂；以及所述通道层位于所述第二缓冲层上方。

公开(公告)号：CN118016693A

公开(公告)日：2024-05-10

申请号：CN202311000127.9

申请日：2023-08-09

申请人： 株式会社东芝 ,  东芝基础设施系统株式会社

发明人： 彦坂年辉

IPC分类号： H01L29/20 ,  H01L29/207

摘要： 本发明提供一种可提高特性的氮化物半导体和半导体装置，其提供能够提高记录密度的磁头和磁记录装置。根据本发明的实施方式，氮化物半导体包括氮化物部件。所述氮化物部件包括第1氮化物区域、第2氮化物区域和中间区域。所述第1氮化物区域包含含有第1元素的Alx1Ga1‑x1N(0≤x1＜1)，所述第1元素包含选自Fe和Mn的至少1种。所述第2氮化物区域包含Alx2Ga1‑x2N(0≤x2

公开(公告)号：CN111106171B

公开(公告)日：2024-03-19

申请号：CN201911405708.4

申请日：2019-12-31

申请人： 晶能光电股份有限公司

发明人： 付羿 ,  周名兵

IPC分类号： H01L29/778 ,  H01L29/20 ,  H01L29/205 ,  H01L29/207 ,  H01L21/335

摘要： 本发明提供了一种AlN势垒层、AlN/GaN HEMT外延结构及其生长方法，其中，AlN/GaN HEMT外延结构从下到上依次包括：生长衬底、位错过滤层、应力控制层、GaN薄层及AlN势垒层，其中，所述AlN势垒层中掺杂饵。由于铒的原子半径比Al大，稀土元素铒掺入AlN势垒层后，会在AlN材料中产生晶格畸变从而提高AlN势垒层的压电性能；另外，由于铒的电负性小，增加了AlN势垒层中的离子键比例，进一步增强了稀土掺杂AlN势垒层的压电系数和极化效应，使得掺铒的AlN势垒层厚度减薄后仍然可以获得高面密度的二维电子气。

公开(公告)号：CN117457717A

公开(公告)日：2024-01-26

申请号：CN202311574192.2

申请日：2023-11-23

申请人： 江苏芯港半导体有限公司

发明人： 程斌 ,  白俊春 ,  贾永

IPC分类号： H01L29/06 ,  H01L29/20 ,  H01L29/207 ,  H01L29/205 ,  H01L29/778 ,  H01L21/335 ,  H01L21/02

摘要： 本发明公开了半导体技术领域的一种多层沉积外延片及其生长方法，在衬底材上依次设置AlN成核层、缓冲层、沟道层、AlN插入层、AlGaN势垒层、GaN帽层；所述缓冲层为掺杂Fe的AlGaN缓冲层和掺杂C的AlGaN缓冲层交替生长2‑5次。本发明提供一种多层沉积外延片及其生长方法，通过将掺Fe和掺C的AlGaN缓冲层进行交替生长，能够实现缓冲层的高阻性能，同时提高外延材料的晶体质量。

公开(公告)号：CN117238961A

公开(公告)日：2023-12-15

申请号：CN202311229970.4

申请日：2023-09-21

申请人： 英诺赛科(珠海)科技有限公司

发明人： 杨耀杰 ,  杜卫星 ,  游政昇

IPC分类号： H01L29/778 ,  H01L29/36 ,  H01L29/20 ,  H01L29/207 ,  H01L21/335 ,  H01L29/06

摘要： 本发明提供了一种半导体器件及其制备方法，涉及半导体技术领域，目的是解决HEMT器件的漏电问题，从而提高器件性能。半导体器件包括：依次叠层设置的氮化物半导体层、P型氮化物半导体层和金属导电层；其中，所述氮化物半导体层的禁带宽度小于所述P型氮化物半导体层的禁带宽度，所述P型氮化物半导体层的功函数大于所述金属导电层的功函数；所述P型氮化物半导体层中掺杂第二主族元素，所述第二主族元素的浓度沿所述P型氮化物半导体层的厚度方向，从靠近所述氮化物半导体层到远离所述氮化物半导体层逐渐递减。

公开(公告)号：CN111613535B

公开(公告)日：2023-10-13

申请号：CN201910143592.5

申请日：2019-02-26

申请人： 苏州晶湛半导体有限公司

发明人： 程凯 ,  刘凯

IPC分类号： H01L21/336 ,  H01L29/778 ,  H01L29/207 ,  H01L29/10 ,  H01L29/06

摘要： 本发明提出了一种半导体结构及其制备方法，在衬底层之上的缓冲层进行过渡金属和杂质共掺杂使半导体器件实现泄漏电流的降低、提升夹断特性、避免器件电流崩塌，此外通过控制缓冲层中过渡金属和杂质的浓度范围来保证器件在动态特性时漏电流的平衡。