一种Delta掺杂生长p-GaN栅型HEMT结构的方法

    公开(公告)号:CN118366860A

    公开(公告)日:2024-07-19

    申请号:CN202410506909.8

    申请日:2024-04-25

    摘要: 本发明涉及电子器件技术领域,具体公开了一种Delta掺杂生长p‑GaN栅型HEMT结构的方法,包括以下步骤:升温到1100℃通H2清洗衬底表面并将衬底表面腐蚀出台阶方便后续成核生长。然后降温至550℃生长后通入TMAl、TMGa和NH3生长低温AlGaN成核层。随后升温至1045℃进行成核层退火。随后在1070℃开始高阻缓冲层的外延生长,生长完成后停止TMGa的供应后在1060℃开始生长AlN插入层等操作,本发明采用Delta掺杂的方式,利用p型掺杂GaN和未掺杂GaN超晶格或者p型AlGaN/GaN超晶格的晶格失配的应力,通过极化作用可以使价带边弯曲。Delta掺杂可以改变活化能进而使原本不易电离的深受主电离,在同样的掺杂浓度下,可以获得更高的空穴浓度。

    一种集成GaN三极管的具有ESD防护功能的GaN HEMT器件

    公开(公告)号:CN118299414A

    公开(公告)日:2024-07-05

    申请号:CN202410347438.0

    申请日:2024-03-26

    摘要: 本发明属于功率半导体技术领域,具体涉及一种集成GaN三极管的具有ESD防护功能的GaN HEMT器件。本发明基于三极管具有的大电流泄放能力,构成p‑GaN栅层—势垒层及沟道层—p型背势垒层的PNP纵向三极管结构,通过与GaN HEMT集成,为GaN HEMT提供了ESD静电泄放路径,当施加在GaN HEMT器件栅极处电压达到ESD触发电压时,GaN三极管导通形成静电泄放通道,使GaN HEMT器件栅极电压不再上升,从而保护器件栅极不被高压击穿。同理,本发明通过优化亦可实现负栅压保护,即实现双向ESD防护。此外,在HEMT器件源极与栅极间并联多个三极管,可有效提高器件抗ESD电压等级,增强器件鲁棒性,提升器件可靠性。另外,三极管的制造工艺与GaN HEMT制造工艺兼容,易于实现集成。

    一种低导通电阻的双沟道HEMT器件
    3.
    发明公开

    公开(公告)号:CN118281064A

    公开(公告)日:2024-07-02

    申请号:CN202410296390.5

    申请日:2024-03-15

    发明人: 王瑋 胡晓龙

    摘要: 本发明公开了一种低导通电阻的双沟道HEMT器件,涉及半导体领域,针对现有技术中器件性能不可靠的问题提出本方案。利用InAlN材料作为势垒层,以使所述势垒层与GaN材料构成缓冲层之间形成二维电子气。优点在于,解决了势垒层应变而引起的问题,InAlN三元合金代替常规AlGaN势垒层是很好的途径。依赖于In组分的变化,InAlN合金的禁带宽度可以在0.7~6.2eV之间变化,并且和GaN之间能形成c面内a轴晶格常数的匹配。当In组分为17%时可以实现晶格匹配的无应变InAlN/GaN异质结,消除了压电极化的影响。InAlN/GaN HEMT中2DEG的浓度可达AlGaN/GaN HEMT的2倍以上。因此,InAlN/GaN异质结比AlGaN/GaN异质结可以具有更薄的势垒层厚度同时产生足够的2DEG。

    外延结构
    4.
    发明公开
    外延结构 审中-公开

    公开(公告)号:CN118057622A

    公开(公告)日:2024-05-21

    申请号:CN202311032248.1

    申请日:2023-08-16

    摘要: 一种外延结构,包含一基板、一第一缓冲层、一第二缓冲层及一通道层,所述第一缓冲层位于所述基板上方,所述第一缓冲层包含一第一部分,所述第一部分包含三元或三元以上的一氮化物且所述氮化物的铝原子浓度小于等于25at%,且所述第一部分具有元素掺杂,掺杂浓度大于等于1x1018cm‑3;所述第二缓冲层位于所述第一缓冲层上方,所述第二缓冲层中不包含铝且具有元素掺杂;以及所述通道层位于所述第二缓冲层上方。

    氮化物半导体和半导体装置
    5.
    发明公开

    公开(公告)号:CN118016693A

    公开(公告)日:2024-05-10

    申请号:CN202311000127.9

    申请日:2023-08-09

    发明人: 彦坂年辉

    IPC分类号: H01L29/20 H01L29/207

    摘要: 本发明提供一种可提高特性的氮化物半导体和半导体装置,其提供能够提高记录密度的磁头和磁记录装置。根据本发明的实施方式,氮化物半导体包括氮化物部件。所述氮化物部件包括第1氮化物区域、第2氮化物区域和中间区域。所述第1氮化物区域包含含有第1元素的Alx1Ga1‑x1N(0≤x1<1),所述第1元素包含选自Fe和Mn的至少1种。所述第2氮化物区域包含Alx2Ga1‑x2N(0≤x2

    AlN势垒层、AlN/GaN HEMT外延结构及其生长方法

    公开(公告)号:CN111106171B

    公开(公告)日:2024-03-19

    申请号:CN201911405708.4

    申请日:2019-12-31

    发明人: 付羿 周名兵

    摘要: 本发明提供了一种AlN势垒层、AlN/GaN HEMT外延结构及其生长方法,其中,AlN/GaN HEMT外延结构从下到上依次包括:生长衬底、位错过滤层、应力控制层、GaN薄层及AlN势垒层,其中,所述AlN势垒层中掺杂饵。由于铒的原子半径比Al大,稀土元素铒掺入AlN势垒层后,会在AlN材料中产生晶格畸变从而提高AlN势垒层的压电性能;另外,由于铒的电负性小,增加了AlN势垒层中的离子键比例,进一步增强了稀土掺杂AlN势垒层的压电系数和极化效应,使得掺铒的AlN势垒层厚度减薄后仍然可以获得高面密度的二维电子气。

    一种半导体器件及其制备方法
    8.
    发明公开

    公开(公告)号:CN117238961A

    公开(公告)日:2023-12-15

    申请号:CN202311229970.4

    申请日:2023-09-21

    摘要: 本发明提供了一种半导体器件及其制备方法,涉及半导体技术领域,目的是解决HEMT器件的漏电问题,从而提高器件性能。半导体器件包括:依次叠层设置的氮化物半导体层、P型氮化物半导体层和金属导电层;其中,所述氮化物半导体层的禁带宽度小于所述P型氮化物半导体层的禁带宽度,所述P型氮化物半导体层的功函数大于所述金属导电层的功函数;所述P型氮化物半导体层中掺杂第二主族元素,所述第二主族元素的浓度沿所述P型氮化物半导体层的厚度方向,从靠近所述氮化物半导体层到远离所述氮化物半导体层逐渐递减。

    一种集成肖特基势垒二极管的RC-GaN HEMT器件

    公开(公告)号:CN116864527A

    公开(公告)日:2023-10-10

    申请号:CN202310851452.X

    申请日:2023-07-12

    摘要: 本发明属于半导体技术领域,尤其是涉及一种集成肖特基势垒二极管的RC‑GaN HEMT器件。本发明在传统GaN HEMT的基础上集成了肖特基势垒二极管,当漏极施加负压的绝对值增大到能够克服源极肖特基金属的势垒时,器件开始反向导通,此时通过AlGaN/GaN异质结沟道下方的肖特基势垒二极管续流,电流从阳极出发经过具有Al组分变化AlGaN层到达阴极,器件的反向导通电压不受栅极阈值电压的影响;当漏极施加负压的绝对值进一步增大到一定程度时,器件上方HEMT结构栅下的2DEG沟道开启,进一步增加器件的反向导通电流。正向阻断时,栅极零偏,P‑GaN使栅极下方2DEG沟道被耗尽,实现器件增强型。本发明使得GaN HEMT器件具有反向续流的功能,同时,避免因寄生效应带来的器件性能的下降。