-
公开(公告)号：CN111123073B
公开(公告)日：2022-05-10
申请号：CN201911383055.4
申请日：2019-12-27
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
Abstract: 本发明提供了一种硬件板卡快速自检装置，包括精密采样电阻、开关切换单元、运放单元、电流源、模数转换器、数字单元、以及处理显示单元，所述精密采样电阻连接第一开关切换单元的输入端，第一开关切换单元的输出端连接运放单元以及电流源的输入端，运放单元以及电流源的输出端连接第二开关切换单元的输入端，第二开关切换单元的输出端连接模数转换器的输入端，模数转换器的输出端连接第三开关切换单元的输入端，第三开关切换单元的输出端连接数字单元的输入端，数字单元的输出端连接处理显示单元的输入端。本发明使用精密采样电阻串联在电源模块和负载之间，采集电阻两端电参数，即可完成电源指标测试。
-
公开(公告)号：CN110535790B
公开(公告)日：2022-03-18
申请号：CN201910784704.5
申请日：2019-08-23
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
IPC: H04L49/109 , H04L49/55
Abstract: 本发明提出一种应用于RapidIO交换网络的异常报文处理机制，所述机制中涉及RapidIO报文发送模块，另外还包括新设置的中断处理模块、semaphore处理模块、异常报文处理模块。本发明将基于semaphore的进程间通信机制与中断处理机制配合应用到RapidIO交换网络中，可以及时发现处理机发出的异常报文，及时结束处理机发送异常报文的任务；清除处理机发出的异常报文的功能，防止处理机发生死机，确保整个交换网络不受影响，既增强了交换网络的稳定性和可靠性，又避免了重启系统造成的损失，而且节省了人工重启系统的人力成本。
-
公开(公告)号：CN108169661B
公开(公告)日：2020-07-10
申请号：CN201711455300.9
申请日：2017-12-28
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
IPC: G01R31/28
Abstract: 本发明提供了一种集成电路设计方法和集成电路闩锁效应测试方法，属于集成电路设计技术领域。其中，集成电路设计方法包括：从集成电路中选取指定的端口作为闩锁效应测试模式的控制端；建立控制端与集成电路中除复位端口之外的剩余端口之间的关联关系，以使控制端控制剩余端口在闩锁效应测试模式中的状态。本发明实施例提供的集成电路设计方法和集成电路闩锁效应测试方法，为集成电路设置了闩锁效应测试模式的控制端，利用该控制端控制集成电路的端口在闩锁效应测试模式中的状态，增加了电路内部信号的可控制性，可以更好的满足Latch up测试的需求，有利于客观准确地评价电路的抗闩锁效应能力，保证器件的质量。
-
公开(公告)号：CN111083072A
公开(公告)日：2020-04-28
申请号：CN201911200928.3
申请日：2019-11-29
Applicant: 天津市滨海新区信息技术创新中心 , 天津芯海创科技有限公司
IPC: H04L12/931 , H04L29/06
Abstract: 本发明实施例公开了一种交换机报文装置及方法，其中，所述装置包括：报文传输模块，所述报文传输模块包括至少第一共享物理内存空间和第二共享物理内存空间，所述第一共享物理内存空间用于被驱动报文接收模块、协议栈报文接收模块同时访问，在协议报文上送的时候将协议报文从驱动报文接收模块传输到协议栈报文接收模块；第二共享物理内存空间用于被协议栈报文发送模块、驱动报文发送模块同时访问，用于在协议报文下送的时候将协议报文从协议栈报文发送模块传输到驱动报文发送模块。避免出现报文传输不稳定的情况，能够增强支持以太网、RapidIO和FC三种通信协议的交换网络的可靠性和稳定性。报文上送传输与报文下发传输独立进行，互不影响，具有双工特点。
-
公开(公告)号：CN109190276A
公开(公告)日：2019-01-11
申请号：CN201811072493.4
申请日：2018-09-14
Applicant: 天津市滨海新区信息技术创新中心 , 国家数字交换系统工程技术研究中心
IPC: G06F17/50
Abstract: 本发明提供了一种FPGA原型验证系统，所述FPGA原型验证系统包括：至少两个级联的FPGA原型验证板；前一级FPGA原型验证板的高速连接器的I/O端口与后一级FPGA原型验证板的高速连接器的I/O端口连接；前一级FPGA原型验证板的光接口模块的I/O端口与后一级FPGA原型验证板的光接口模块的I/O端口连接。达到了通过高速连接器和光接口模块，可以灵活的进行板级的级联，从而便于进行一些大规模的模块或全芯片原型验证实验，可用互连接口的大幅提高解决了现有方案互连接口少的缺点的技术效果。
-
Patent Agency Ranking
公开(公告)号：CN107942237A
公开(公告)日：2018-04-20
申请号：CN201711455619.1
申请日：2017-12-28
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
Inventor： 张波 , 吕平 , 刘勤让 , 沈剑良 , 宋克 , 朱珂 , 张进 , 王永胜 , 李沛杰 , 谭力波 , 虎艳宾 , 王锐 , 魏帅 , 何浩 , 李杨 , 毛英杰 , 赵玉林 , 张霞
IPC: G01R31/28
CPC classification number: G01R31/2855
Abstract: 本发明实施例提出一种激励板与芯片老化监测系统，涉及芯片老化监测领域。激励板包括处理器、数据传输单元以及无线通信单元，处理器分别与数据传输单元、无线通信单元电连接，处理器用于通过数据传输单元向一老化板发送激励信号，数据传输单元用于接收老化板响应激励信号传输的反馈数据，并将反馈数据传输至处理器，处理器用于通过无线通信单元将反馈数据发送至一智能终端显示。本发明提供的激励板与芯片老化监测系统具有在进行芯片老化实验时可以具体参数信息以及能够实现远程监控的优点。
-
公开(公告)号：CN111817988A
公开(公告)日：2020-10-23
申请号：CN202010578317.9
申请日：2020-06-23
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
IPC: H04L12/931 , H04L12/933 , H04L12/935 , H04Q11/00
Abstract: 本公开提供了一种以太网交换机和网络系统。该以太网交换机的一具体实施方式包括：交换芯片、交换芯片驱动处理器、判决器和至少三个异构控制引擎执行体，其中：异构控制引擎执行体将对待配置管理数据封装后得到的待配置管理数据报文通过原始套接字发送给判决器；判决器对从各异构控制引擎执行体收到的待配置管理数据报文进行一致性判决，响应于确定一致性判决通过，将待配置管理数据报文通过原始套接字发送给交换芯片驱动处理器；交换芯片驱动处理器利用netlink套接字按照从判决器收到的待配置管理数据报文中的待配置管理数据对交换芯片进行参数配置。该实施方式实现了对交换芯片进行参数设置。
-
公开(公告)号：CN110765411A
公开(公告)日：2020-02-07
申请号：CN201910837270.0
申请日：2019-09-05
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
Abstract: 本发明提供了一种卷积神经网络中卷积运算数据复用装置，包括4个RAM、一个数据整形复用器、以及一组乘累加计算单元，其中，第一RAM和第二RAM为真双端口ram，用于存放输入的待计算图像，第三ram用于存储卷积核，第四ram于存储乘累加后的结果；数据整形复用器包括一组D触发器搭建的时序电路，实现了对数据的复用；乘累加计算单元包括乘累加单元，多组乘累加单元组合在一起并行计算，构成一个乘累加计算单元。本发明通过构建一个数据整形复用器，实现了前后两个时钟周期数据的复用，使得每个时钟周期只读取部分数据到数据整形复用器中，通过在数据整形复用器中适当的移位操作就可以组合成下一排计算所需要的全部数据。
-
公开(公告)号：CN110536541A
公开(公告)日：2019-12-03
申请号：CN201910784114.2
申请日：2019-08-23
Applicant: 天津市滨海新区信息技术创新中心 , 国家数字交换系统工程技术研究中心
IPC: H05K1/02
Abstract: 本发明提出一种减小stub影响的PCB设计方法，该设计方法用于减小由逻辑分析器件造成的stub，利用逻辑分析器件引脚焊盘中的盘中孔连通高速数字信号链路。相应的提出一种减小stub影响的PCB结构，包括逻辑分析器件和两个信号收发器件，第一信号收发器件的第一差分信号线、第二信号收发器件的第二差分信号线均与逻辑分析器件引脚的焊盘相连。其中，逻辑分析器件引脚的焊盘处设有盘中孔。所述PCB结构上设有过孔，第一差分信号线与过孔相连，第二差分信号线与盘中孔相连，过孔和盘中孔之间通过第三差分信号线相连。过孔处设有过孔背钻孔，盘中孔处设有盘中孔背钻孔。
-
公开(公告)号：CN108600047A
公开(公告)日：2018-09-28
申请号：CN201810304171.1
申请日：2018-04-04
Applicant: 天津芯海创科技有限公司 , 天津市滨海新区信息技术创新中心
Inventor： 张进 , 吕平 , 刘勤让 , 沈剑良 , 宋克 , 朱珂 , 王永胜 , 李沛杰 , 张波 , 王锐 , 何浩 , 李杨 , 肖峰 , 毛英杰 , 赵玉林 , 虎艳宾 , 张霞 , 杜延康
IPC: H04L12/26
Abstract: 本发明提供了一种串行传输芯片及SERDES电路测试方法，所述串行传输芯片中，测试数据生成模块向SERDES电路发送第一测试数据；比较数据生成模块在接收到SERDES电路发送的指示信号时，向错误数据注入模块发送第二测试数据；错误数据注入模块根据错误注入控制信号向数据比较模块的第一输入端发送第二测试数据，或者，发送在对第二测试数据按照预设方式注入错误信息后得到的第三测试数据；数据比较模块用于接收SERDES电路的输出数据，将输出数据分别与第二测试数据和第三测试数据比较，得到测试结果，达到对测试过程注入可控的错误信息，分别在错误信息注入前和错误信息注入后校验并确定测试结果，提高故障芯片的检出率。
-
-
-
-
-
-
-
-
-
Search Results
27
records
(took 0.047 seconds)
