-
公开(公告)号：CN119893328A
公开(公告)日：2025-04-25
申请号：CN202510391678.5
申请日：2025-03-31
Applicant: 安徽大学 , 合肥中科君达视界技术股份有限公司
IPC: H04N25/772 , H04N25/78
Abstract: 本发明涉及图像传感器设计技术领域，具体公开了带有预判断逻辑的SAR‑SS型ADC电路、模块。本发明在数字相关多采样的基础上采用SAR‑SS混合架构来将对两列像素信号{Vref,n}、{Vsig,n}的12bit量化分解成通过SAR‑ADC部进行粗量化、SS‑ADC部进行细量化，在实现低噪声的情况下提升了ADC的整体量化速度、且比采用单一架构SS型ADC的传统CMS ADC功耗更低。本发明的电路设置了预判断逻辑部，来对是否需要对像素读出信号Vsig,2进行粗量化进行判断，以减少粗量化的不必要耗时及功耗，进一步提升了ADC的整体速度和功耗。
-
公开(公告)号：CN119382707B
公开(公告)日：2025-04-08
申请号：CN202411958365.5
申请日：2024-12-30
Applicant: 安徽大学
Abstract: 本发明涉及模拟数字转换电路设计技术领域，具体涉及一种输入稀疏性自适应ADC电路及模块。本发明公开了一种输入稀疏性自适应ADC电路，包括：稀疏性检测电路部、稀疏性控制电路部、时序产生电路部、SAR‑ADC主电路部。本发明增加了对输入阵列的稀疏性检测，并能够检测出的阵列输入稀疏度，自适应地减少比较周期、缩短量化时间，从而实现在精度不变的情况下减小功耗浪费、提高量化效率。本发明解决了现有ADC处理阵列输入时存在冗余比较过程的问题。
-
公开(公告)号：CN119741185A
公开(公告)日：2025-04-01
申请号：CN202411817124.9
申请日：2024-12-11
Applicant: 安徽大学
Abstract: 本发明涉及集成电路设计领域中的一种数字图像处理方法及硬件电路、特征向量存储与匹配方法。数字图像处理方法包括：在数字图像中，以每个特征点为中心，以r格像素为半径定下一个圆形区域；分别从圆心角0°、‑22.5°开始，每隔45°均划分出8块扇形区域，顺次交叉编码；针对同一存储单元的存储内容m个幅值存储位置进行1至m的顺次编码；旋转数字图像使主方向角呈0°；改变旋转前扇形区域的存储信息的信息存储位置和相应m个幅值的幅值存储位置。本发明针对每个特征点在划定圆形区域的基础上，勾画出存在重叠关系的16个扇形区域，因此根据主方向角旋转后，圆形区域不需要重新统计，只需把存储的顺序变动，简化特征向量生成过程，利于硬件实现。
-
公开(公告)号：CN119299881B
公开(公告)日：2025-03-04
申请号：CN202411814242.4
申请日：2024-12-11
Applicant: 安徽大学
IPC: H04N25/78 , H04N25/616 , H04N25/709 , H04N25/571
Abstract: 本发明属于集成电路领域，具体涉及一种全局同步及局部异步的单斜ADC及CMOS图像传感器。其包括：时序控制电路、动态斜坡发生器、行判断模块、列读出电路和列判断模块。时序控制电路用于使得各像素单元在量化过程中的总转换时间保持一致。行判断模块用于确定自适应斜坡的摆幅范围；列读出电路结合各个阶段的量化结果生成最终的像素值；列判断模块用于在像素多采样量化阶段根据各个像素单元的全量程量化结果生成控制动态斜坡发生器和列读出电路的使能信号，必要时将电路关闭，以降低整体电路的功耗。本发明解决了现有的单斜ADC采用自适应相关多采样机制的情况下仍然存在的整体帧率差异较大的问题。
-
公开(公告)号：CN119483593A
公开(公告)日：2025-02-18
申请号：CN202510065555.2
申请日：2025-01-16
Applicant: 安徽大学
Abstract: 本发明涉及图像传感器设计技术领域，具体涉及用于CIS的高速Pipe‑SAR‑ADC电路及模块。本发明的电路首先通过CDS‑PGA部对输入信号进行采样保持、增益放大、引入固定偏移，得到差分信号；再通过第一级SAR‑ADC部对差分信号进行6bit量化，得到6位数值码及残差信号；接着通过MDAC部将残差信号进行放大，得到放大信号；然后通过第二级SAR‑ADC部对到放大信号进行7bit量化，得到7位数值码；最后通过冗余校准部依据6位数值码、7位数值码进行冗余校准得到最终的12位数字码。本发明不仅能够满足更高的输入信号范围、更高的信噪比，而且降低了噪声、消除了失调电压，能够实现高速、低噪声及高分辨率。
-
Patent Agency Ranking
公开(公告)号：CN119360924A
公开(公告)日：2025-01-24
申请号：CN202411958430.4
申请日：2024-12-30
Applicant: 安徽大学
Abstract: 本发明涉及DRAM电路设计技术领域，具体涉及一种减小位线耦合电容影响的DRAM阵列电路及模块。本发明包括：目标阵列、参考阵列、奇行灵敏放大器SAk、偶行灵敏放大器SAj、奇行预充电路PREk、奇行开关Sbl,k、奇行开关Sblb,k。本发明将DRAM阵列电路的位线按照奇偶行进行划分，通过对奇行位线增设额外的预充电路、并配合奇行位线与奇行灵敏放大器进行接通或断开，实现奇偶读取；本发明的奇偶读取相较于传统DRAM阵列读取，能够大幅度降低DRAM阵列耦合电容的影响，显著提升DRAM阵列读取结果准确率。本发明解决了传统DRAM阵列电路进行读取时受位线耦合电容影响大的问题。
-
公开(公告)号：CN119356640A
公开(公告)日：2025-01-24
申请号：CN202411918331.3
申请日：2024-12-25
Applicant: 安徽大学
Abstract: 本发明属于集成电路领域，具体涉及一种随机计算的CIM电路及适于机器学习训练的MAC运算电路，该电路包括：存算阵列、随机量化电路、以及外围电路。其中，存算阵列采用具有数据存储和逻辑运算功能的SRAM阵列。随机量化电路包括随机电压生成器、孪生比较器阵列、随机累加电路和转码电路。随机电压生成器生成随机电压，孪生比较器阵列利用随机电压生成SRAM阵列输出的运算结果的随机比特流，随机累加电路根据各个随机比特流在随机域内实现乘积结果的累加；转码电路将最终结果的随机比特流转码为对应的数值。本发明还引入转置设计来实现更高效的全并行操作。本发明解决了现有各类采用全加器的CIM电路存在的面积效率较低和功耗较高的问题。
-
公开(公告)号：CN116742577A
公开(公告)日：2023-09-12
申请号：CN202310616754.9
申请日：2023-05-29
Applicant: 安徽大学 , 国网安徽省电力有限公司电力科学研究院
Abstract: 本发明提供一种受控谐振式直流断路器及其无源元件参数设计方法，通过约束条件来确定最优的元件参数值，首先给定所需的开断时间和开断电流，然后通过快速机械开关特性得到谐振电容范围值，接着根据晶闸管的最佳工作频率得到谐振电感值，随后根据开断暂态特性得到预充电电容的电容下限值，通过枚举法以总容量W为优化目标得到谐振支路中谐振电容CH、谐振电感LH、预充电电容CE、预充电电压UE的最优解。本发明为机械式直流断路器的参数选型提供一种可靠的参数设计方法。
-
公开(公告)号：CN115691608A
公开(公告)日：2023-02-03
申请号：CN202211344085.6
申请日：2022-10-31
Applicant: 安徽大学
IPC: G11C11/408 , G11C11/4097 , G11C11/40 , G06F7/523 , G06F7/501
Abstract: 本发明涉及存内计算技术领域，特别是涉及一种存内计算电路、存内可回写乘法计算电路及芯片。该存内计算电路包括自上而下依次设置的权重层、计算层和第一存储层和第二存储层；权重层用于存储二进制权重；计算层用于将外部输入的二进制权重与权重层内存储的二进制权重进行乘法运算；第一存储层用于存储高四位运算结果；第二存储层用于存储低四位运算结果；存内计算电路执行乘法操作时，将输入信号线IN_B输入的四位权重与权重层存储的四位权重的乘法运算拆分成四周期的加法运算，并将运算结果存储至第一存储层和第二存储层内。本发明的电路把乘法从基于模拟域的运算引入到基于数字域的运算，并将运算结果回存，避免了模拟域乘法所遇到的问题。
-
公开(公告)号：CN113033700B
公开(公告)日：2022-11-08
申请号：CN202110418099.7
申请日：2021-04-19
Applicant: 安徽大学
Abstract: 本发明适用于生物特征识别技术领域，提供了一种指静脉特征模板保护方法及装置，所述指静脉特征模板保护方法包括：S1、将原始向量和转换后的原始特征向量分别扩列获得特征向量和x∈Rhn；S2、将扩展的原始向量和转化后的原始向量进行合并预处理并获得多维的生物特征矩阵；S3、生成双高斯随机投影矩阵并正交化转换为双高斯随机正交投影矩阵作为外部因子；S4、特征矩阵联合双高斯随机正交投影矩阵运算并展开连接获得一维处理向量；S5、一维处理向量进行不可逆变换获得哈希码；S6、对哈希码采用交叉匹配的方式计算相似度。本发明优点：识别性能稳定，不可逆性高，隐私性好，安全性高。
-
-
-
-
-
-
-
-
-
Search Results
84
records
(took 0.112 seconds)
