-
公开(公告)号:CN109390338A
公开(公告)日:2019-02-26
申请号:CN201710669736.1
申请日:2017-08-08
申请人: 联华电子股份有限公司
IPC分类号: H01L27/092 , H01L29/78 , H01L21/8238
CPC分类号: H01L29/7849 , H01L21/02271 , H01L21/31053 , H01L21/31111 , H01L21/31144 , H01L21/823807 , H01L21/823821 , H01L21/823864 , H01L21/823871 , H01L21/823878 , H01L27/092 , H01L27/0924 , H01L29/66545 , H01L29/7846 , H01L29/7843 , H01L29/785
摘要: 本发明公开一种互补式金属氧化物半导体元件及其制作方法。该互补式金属氧化物半导体元件包含多个主动区,沿着第一方向延伸,并沿着第一方向排列在基底上,彼此由绝缘结构区隔开,其中位于相邻主动区相邻末端之间的绝缘结构包含一凹陷区域,该凹陷区域被一包含应力的层间介电层填满。
-
公开(公告)号:CN108231763A
公开(公告)日:2018-06-29
申请号:CN201711320246.7
申请日:2017-12-12
申请人: 三星电子株式会社
发明人: 博尔纳·J·奥布拉多维奇 , 马克·S·罗德尔
IPC分类号: H01L27/088 , H01L21/8234
CPC分类号: H01L27/0924 , H01L21/823807 , H01L21/823821 , H01L21/845 , H01L27/1203 , H01L27/1211 , H01L29/045 , H01L29/0673 , H01L29/1054 , H01L29/6653 , H01L29/66545 , H01L29/66553 , H01L29/66795 , H01L29/7843 , H01L29/785 , H01L27/0886 , H01L21/823431 , H01L21/823481
摘要: 提供了一种具有去耦合沟道的场效应晶体管及其制造方法。所述场效应晶体管(FET)包括基底和鳍,所述鳍包括从基底去耦合的至少一个沟道区。FET还包括:源电极和漏电极,位于所述鳍的相对侧上;栅极堆叠体,沿着所述鳍的沟道区的一对侧壁延伸。栅极堆叠体包括栅极介电层和位于栅极介电层上的金属层。FET还包括将鳍的沟道区与基底分隔开的氧化物分隔区。氧化物分隔区包括包含栅极堆叠体的栅极介电层的一部分的介电材料。氧化物分隔区从沟道区的面对基底的表面完全地延伸到基底的面对沟道区的表面。
-
公开(公告)号:CN105304477B
公开(公告)日:2018-06-05
申请号:CN201510434045.4
申请日:2009-10-21
申请人: 先进微装置公司
IPC分类号: H01L21/28 , H01L21/336 , H01L29/165 , H01L29/417 , H01L29/49 , H01L29/78 , H01L21/8238
CPC分类号: H01L29/7843 , H01L21/30608 , H01L21/32134 , H01L21/823807 , H01L21/823814 , H01L21/823828 , H01L21/84 , H01L27/1203 , H01L29/165 , H01L29/665 , H01L29/66545 , H01L29/6659 , H01L29/66636 , H01L29/7848
摘要: 本申请涉及晶体管内与先进的硅化物形成结合的凹槽式漏极和源极区。在形成复杂的晶体管元件的制造工艺中,可减少栅极的高度,也可在各自的金属硅化物区域形成之前,在共同的蚀刻序列得到漏极和源极配置。因为在蚀刻序列时,相应的侧壁间隔结构可维持,因此可控性和栅电极内的硅化处理的统一性可加强,从而得到减少程度的阈值变异性。此外,可提供凹槽式漏极和源极配置以减少整体串联电阻和增加应力传递效率。
-
公开(公告)号:CN108074981A
公开(公告)日:2018-05-25
申请号:CN201710212206.4
申请日:2017-04-01
申请人: 台湾积体电路制造股份有限公司
IPC分类号: H01L29/78 , H01L21/336
CPC分类号: H01L29/7851 , H01L21/31155 , H01L29/1054 , H01L29/16 , H01L29/41758 , H01L29/66545 , H01L29/66795 , H01L29/7843 , H01L29/785
摘要: 本公开实施例公开半导体装置。装置包含半导体鳍状物。栅极堆叠位于半导体鳍状物上。栅极堆叠包含栅极介电物于半导体鳍状物上,以及栅极位于栅极介电物上。栅极与栅极介电物的上表面彼此齐平。第一层间介电物与半导体鳍状物上的栅极堆叠相邻。第一层间介电物施加压缩应力至栅极堆叠上。
-
公开(公告)号:CN105097474B
公开(公告)日:2018-03-06
申请号:CN201410196176.9
申请日:2014-05-09
申请人: 中国科学院微电子研究所
IPC分类号: H01L21/283
CPC分类号: H01L29/66545 , H01L21/28079 , H01L21/28088 , H01L21/28185 , H01L21/28556 , H01L21/28568 , H01L29/4236 , H01L29/4966 , H01L29/513 , H01L29/517 , H01L29/66613 , H01L29/7833 , H01L29/7843
摘要: 本发明提供了一种半导体器件的制造方法,包括步骤:在衬底上形成栅沟槽;在栅沟槽中形成栅介质层以及其上的金属栅极层;在金属栅极层表面上形成第一钨层,并进行N离子注入,以形成氮化钨的阻挡层;采用ALD工艺进行钨填充。该阻挡层避免了前驱物中的离子在界面的富集以及穿透到金属栅极和栅介质层中,同时,提高了钨的粘附性,增大了钨在平坦化时的工艺窗口,提高器件的可靠性并进一步降低了栅极电阻。
-
公开(公告)号:CN103730502B
公开(公告)日:2018-02-27
申请号:CN201310470307.3
申请日:2013-10-10
申请人: 三星电子株式会社 , 首尔大学校产学协力团
IPC分类号: H01L29/78 , H01L29/423 , H01L29/06
CPC分类号: H01L21/823412 , B82Y99/00 , H01L21/02532 , H01L21/02647 , H01L21/3065 , H01L27/088 , H01L27/1222 , H01L29/0673 , H01L29/42392 , H01L29/772 , H01L29/7843 , H01L29/78651 , H01L29/78696 , Y10S977/762 , Y10S977/938
摘要: 本发明提供一种半导体器件及其制造方法。该半导体器件具有形成在基板上的各个区域中的环栅器件。环栅器件具有处于不同水平面处的纳米线。第一区域中的环栅器件的阈值电压基于相邻的第二区域中的有源层的厚度。第二区域中的有源层可以处于与第一区域中的纳米线基本上相同的水平面处。因此,第一区域中的纳米线可以具有基于第二区域中的有源层的厚度的厚度,或者所述厚度可以不同。当包括超过一个的有源层时,不同区域中的纳米线可以设置在不同的高度处和/或可以具有不同的厚度。
-
公开(公告)号:CN104517901B
公开(公告)日:2017-09-22
申请号:CN201310456090.0
申请日:2013-09-29
申请人: 中芯国际集成电路制造(上海)有限公司
发明人: 何永根
IPC分类号: H01L21/8238
CPC分类号: H01L29/66545 , H01L29/165 , H01L29/665 , H01L29/6656 , H01L29/66636 , H01L29/7843 , H01L29/7848
摘要: 一种CMOS晶体管的形成方法,包括:提供半导体衬底,包括第一区域和第二区域,所述第一区域上形成有第一伪栅结构、位于第一伪栅结构两侧表面的第一侧墙、位于第一伪栅结构上的第一硬掩膜层,第二区域上形成有第二伪栅结构以及位于第二伪栅结构两侧侧壁表面的第二侧墙;形成第二硬掩膜层;在半导体衬底表面形成覆盖第二硬掩膜层的填充层,以及位于第二区域上的部分填充层表面的掩膜层;刻蚀第一区域上的部分厚度的填充层以及位于第一伪栅结构顶部的部分第二硬掩膜层;去除填充层、掩膜层和第二硬掩膜层,形成覆盖第一伪栅结构的第一应力层和覆盖第二栅极结构的第二应力层。上述方法可以提高形成的CMOS晶体管的性能。
-
公开(公告)号:CN106803505A
公开(公告)日:2017-06-06
申请号:CN201610943366.1
申请日:2016-11-01
申请人: 三星电子株式会社
IPC分类号: H01L27/092 , H01L29/08 , H01L29/06
CPC分类号: H01L29/7843 , H01L21/823814 , H01L21/823821 , H01L27/092 , H01L27/0924 , H01L28/00 , H01L29/0649 , H01L29/165 , H01L29/42372 , H01L29/66545 , H01L29/6656 , H01L29/7848 , H01L29/0684 , H01L29/08 , H01L29/0847
摘要: 公开一种半导体装置,所述半导体装置包括:具有侧壁的有源图案,由设置在基底上的器件隔离图案限定,并具有从器件隔离图案的顶表面突出的上部;衬里绝缘层,位于有源图案的侧壁上;栅极结构,位于有源图案上;以及源/漏区,位于栅极结构的两侧处。衬里绝缘层包括第一衬里绝缘层和具有比第一衬里绝缘层的顶表面高的顶表面的第二衬里绝缘层。每一个源/漏区包括由第二衬里绝缘层限定并覆盖第一衬里绝缘层的顶表面的第一部分和从第二衬里绝缘层向上突出的第二部分。
-
公开(公告)号:CN106298540A
公开(公告)日:2017-01-04
申请号:CN201510781155.8
申请日:2015-11-13
申请人: 台湾积体电路制造股份有限公司
IPC分类号: H01L21/336 , H01L29/78 , H01L27/088 , H01L21/8234
CPC分类号: H01L29/4966 , H01L21/26513 , H01L21/28088 , H01L21/28185 , H01L21/28238 , H01L21/324 , H01L21/823807 , H01L21/823821 , H01L21/823842 , H01L29/0653 , H01L29/0673 , H01L29/0847 , H01L29/1054 , H01L29/161 , H01L29/165 , H01L29/42392 , H01L29/517 , H01L29/66545 , H01L29/66636 , H01L29/66795 , H01L29/66818 , H01L29/7843 , H01L29/7851 , H01L29/7854 , H01L29/78651 , H01L29/78684 , H01L29/78696 , H01L21/823431 , H01L27/0886 , H01L29/785
摘要: 提供了一种方法,包括:在半导体鳍上形成硅覆盖层;在硅覆盖层上方形成界面层;在界面层上方形成高k栅极介电层;以及在高k栅极介电层上方形成脱氧金属层。然后,对硅覆盖层、界面层、高k栅极介电层、和脱氧金属层执行退火。填充金属沉积在高k栅极介电层上方。本发明还提供了一种具有脱氧栅极堆叠件的多栅极场效应晶体管。
-
公开(公告)号:CN103975424B
公开(公告)日:2016-12-07
申请号:CN201180075347.7
申请日:2011-12-06
申请人: 英特尔公司
IPC分类号: H01L21/336 , H01L29/78 , H01L21/31
CPC分类号: H01L29/7851 , H01L21/02282 , H01L21/02304 , H01L21/02323 , H01L21/02337 , H01L21/0234 , H01L21/02356 , H01L21/76897 , H01L21/823431 , H01L29/66545 , H01L29/66575 , H01L29/66795 , H01L29/7843 , H01L29/7848 , H01L29/785
摘要: 本说明涉及在非平面晶体管中形成第一级夹层电介质材料层,其可以借助旋涂技术,之后借助氧化和退火来形成。第一级夹层电介质材料层可以基本上没有空隙,并可以对非平面晶体管的源极/漏极区施加拉伸应变。
-
-
-
-
-
-
-
-
-