公开(公告)号：CN101794620A

公开(公告)日：2010-08-04

申请号：CN201010141756.X

申请日：2007-08-13

Applicant: 富士通微电子株式会社

Inventor： 山口秀策

IPC: G11C17/16 ,  G11C17/18

CPC classification number: G11C17/16 ,  G11C17/18 ,  H01L2224/48137 ,  H01L2224/49175 ,  H01L2924/00

Abstract: 提供了一种电熔丝电路和电子元件。一种电熔丝电路被提供，其具有形成电熔丝的电容器；通过响应一个写入信号施加一个电压到所述电容器端子而击穿所述电容器绝缘膜的写入电路；以及至少两个晶体管，包括第一晶体管和第二晶体管，在电容器和写入电路之间串联连接。

公开(公告)号：CN101807435A

公开(公告)日：2010-08-18

申请号：CN201010141743.2

申请日：2007-08-13

Applicant: 富士通微电子株式会社

Inventor： 山口秀策

IPC: G11C17/16 ,  G11C17/18 ,  H01L25/065

CPC classification number: G11C17/16 ,  G11C17/18 ,  H01L2224/48137 ,  H01L2224/49175 ,  H01L2924/00

Abstract: 提供了一种电熔丝电路和电子元件。一种电熔丝电路被提供，其具有形成电熔丝的电容器；通过响应一个写入信号施加一个电压到所述电容器端子而击穿所述电容器绝缘膜的写入电路；以及至少两个晶体管，包括第一晶体管和第二晶体管，在电容器和写入电路之间串联连接。

公开(公告)号：CN100550196C

公开(公告)日：2009-10-14

申请号：CN200480043578.X

申请日：2004-07-16

Applicant: 富士通微电子株式会社

Inventor： 富田浩由 ,  山口秀策

IPC: G11C11/403

CPC classification number: G11C11/406 ,  G11C7/1045 ,  G11C11/40603 ,  G11C11/40615 ,  G11C11/4076

Abstract: 共用端子接收地址信号和数据信号。地址有效端子接收表示供给共用端子的信号是地址信号的地址有效信号。判优器决定优先外部存取请求和内部刷新请求中的哪一个。判优器响应芯片使能信号和地址有效信号的同为有效电平(外部存取请求)来禁止接收内部刷新请求。判优器响应读出操作或者写入操作的结束来允许接收内部刷新请求。其结果是，在具有接收地址信号和数据信号的共用端子的半导体存储装置中，能够防止读出操作以及写入操作和响应内部刷新请求的刷新操作相互冲突，从而防止误操作。

公开(公告)号：CN100536022C

公开(公告)日：2009-09-02

申请号：CN200410032553.1

申请日：2001-11-30

Applicant: 富士通微电子株式会社

Inventor： 内田敏也 ,  山口秀策

IPC: G11C8/00 ,  G06F13/28

CPC classification number: G11C7/22 ,  G06F13/28 ,  G11C7/1006 ,  G11C7/1018 ,  G11C7/1042 ,  G11C2207/2281 ,  G11C2207/229

Abstract: 本发明公开了一种具有多个存储体的半导体存储装置，所述装置包括：具有用于使所述多个存储体相互连接的n位宽度的总线；第一数据传递装置，用于通过利用所述n位宽度总线的一部分在第一数据传递装置和预定的存储体之间传递数据；以及第二数据传递装置，用于通过利用未被第一存储体使用的所有位或其中的一部分位在第二数据传递装置和另一个存储体之间传递数据。这使得即使在脉冲串长度被设置为小于最大脉冲串长度的值的情况下，也能实现稳定的操作。