公开(公告)号：CN109313918A

公开(公告)日：2019-02-05

申请号：CN201780035329.3

申请日：2017-07-07

申请人： 拉姆伯斯公司

发明人： F·A·韦尔 ,  J·E·林斯塔特 ,  T·帕尔奇

IPC分类号： G11C8/00

CPC分类号： G11C11/4096 ,  G11C7/1015 ,  G11C7/106 ,  G11C7/1066 ,  G11C7/1087 ,  G11C7/1093 ,  G11C7/22 ,  G11C11/4076 ,  G11C2207/107 ,  G11C2207/2272 ,  G11C2207/2281 ,  G11C2207/229

摘要： 在由核心存储阵列的数据输出带宽所约束的第一时间间隔上从存储器部件的核心存储阵列中读取第一数据。在从核心存储阵列中读取之后，在比第一时间间隔更短、并且与比核心存储阵列的数据输出带宽更大的数据传输带宽相对应的第二时间间隔之上从存储器部件输出该第一数据。

公开(公告)号：CN105765660A

公开(公告)日：2016-07-13

申请号：CN201480057735.6

申请日：2014-10-01

申请人： 高通股份有限公司

发明人： X·董 ,  X·朱 ,  J·徐

IPC分类号： G11C7/10 ,  G06F12/0855 ,  G11C11/16

CPC分类号： G06F12/0802 ,  G06F12/08 ,  G06F12/0855 ,  G06F12/0864 ,  G06F2212/1016 ,  G06F2212/22 ,  G06F2212/222 ,  G06F2212/60 ,  G11C7/1015 ,  G11C7/1039 ,  G11C7/1084 ,  G11C11/165 ,  G11C11/1653 ,  G11C11/1673 ,  G11C11/1675 ,  G11C11/1693 ,  G11C13/0002 ,  G11C2207/2245 ,  G11C2207/2272 ,  G11C2207/2281 ,  G11C2207/229

摘要： 一种从/向电阻式存储器高速缓存读取和写入的方法包括接收写命令并将该写命令划分成多个写子命令。该方法还包括接收读命令并在执行下一写子命令之前执行该读命令。

公开(公告)号：CN105706171A

公开(公告)日：2016-06-22

申请号：CN201480063015.0

申请日：2014-11-06

申请人： 英特尔公司

发明人： A.谢菲尔 ,  J-C.叶 ,  P-W.罗

IPC分类号： G11C11/4063 ,  G11C11/409

CPC分类号： G11C7/1072 ,  G11C5/063 ,  G11C7/1012 ,  G11C7/106 ,  G11C7/1066 ,  G11C8/10 ,  G11C8/12 ,  G11C11/4063 ,  G11C11/4076 ,  G11C11/408 ,  G11C11/4087 ,  G11C11/4093 ,  G11C11/4096 ,  G11C11/4097 ,  G11C2207/005 ,  G11C2207/107 ,  G11C2207/2209 ,  G11C2207/2272 ,  G11C2207/2281

摘要： 公开用于访问动态随机存取存储器（DRAM）阵列的示例。在一些示例中，DRAM库的子阵列可能够响应于相同的列地址选通脉冲来打开多个页面。在其他示例中，DRAM库的子阵列可被设置使得输入/输出（IO）位可采用序列化方式通过IO线路由。对于这些其他示例，IO线可经过DRAM管芯（其包括DRAM库）并且/或可在DRAM芯片外部耦合于存储器通道或总线。描述其他示例并且要求保护它们。

公开(公告)号：CN1679116B

公开(公告)日：2011-04-27

申请号：CN03805239.3

申请日：2003-01-06

申请人： 微米技术有限公司

发明人： J·莫雷 ,  J·巴克

IPC分类号： G11C11/34

CPC分类号： G11C13/0004 ,  G11C11/406 ,  G11C11/4091 ,  G11C13/0011 ,  G11C13/003 ,  G11C13/0033 ,  G11C13/004 ,  G11C13/0061 ,  G11C2013/0054 ,  G11C2207/2281 ,  G11C2213/72 ,  G11C2213/76 ,  G11C2213/79

摘要： 本发明涉及用于读出PCRAM存储单元而不刷新该单元的方法和设备。传感放大器读出可编程导体存储单元但不重写该单元的内容。如果可编程触点存储单元具有接入晶体管，则接入晶体管被断开以在预定时间量后把该单元从位线分离。预定时间量足够长，以使该单元的逻辑状态被传输到位线，还足够短，以在传感放大器操作之前把该单元与位线隔离。对于不使用接入晶体管的可编程触点存储单元，可在从传感放大器到隔离晶体管的位线部分和从隔离晶体管到存储单元位线的部分之间串行连接隔离晶体管。通常导通的隔离晶体管在位线开始通过可编程触点存储单元放电时间的预定时间之后被断开，从而在传感操作开始之前把可编程触点存储单元与传感放大器隔离。

公开(公告)号：CN101452739B

公开(公告)日：2011-01-19

申请号：CN200910002208.6

申请日：2003-02-20

申请人： 富士通半导体股份有限公司

发明人： 中村俊和 ,  江渡聪 ,  三代俊哉

IPC分类号： G11C7/22 ,  G11C11/4076 ,  G11C11/406

CPC分类号： G11C11/40603 ,  G11C7/22 ,  G11C11/401 ,  G11C11/406 ,  G11C11/40615 ,  G11C11/4076 ,  G11C29/02 ,  G11C29/022 ,  G11C29/028 ,  G11C29/50012 ,  G11C2207/2281 ,  G11C2211/4061

摘要： 一种半导体存储器。该半导体存储器包括：存储器内核，其具有存储单元；定时器，其从接收到外部访问信号开始测量预定时间，并且在经过所述预定时间之后输出访问请求信号，所述外部访问信号用于使所述存储器内核执行读取操作，所述访问请求信号用于使所述存储器内核进行操作；禁止端子，其接收用于禁止所述定时器测量所述预定时间的禁止信号；以及开始信号输出电路，其在提供所述禁止信号的同时响应于接收所述外部访问信号而强制输出所述访问请求信号，其中，所述预定时间比内核操作时间长，该内核操作时间是所述存储器内核执行单个操作所花费的时间。

公开(公告)号：CN101261877B

公开(公告)日：2010-07-28

申请号：CN200810092503.0

申请日：2003-02-20

申请人： 富士通微电子株式会社

发明人： 中村俊和 ,  江渡聪 ,  三代俊哉

IPC分类号： G11C11/406 ,  G11C11/4076 ,  G11C7/22

CPC分类号： G11C11/40603 ,  G11C7/22 ,  G11C11/401 ,  G11C11/406 ,  G11C11/40615 ,  G11C11/4076 ,  G11C29/02 ,  G11C29/022 ,  G11C29/028 ,  G11C29/50012 ,  G11C2207/2281 ,  G11C2211/4061

摘要： 本发明涉及一种半导体存储器。该半导体存储器包括：存储器内核；刷新控制电路；子状态机，发出刷新许可、读取许可和写入许可；以及主状态机，根据所述刷新许可、读取许可和写入许可分别使存储器内核执行刷新操作、读取操作和写入操作。子状态机具有：就绪状态，是在没有提供读取命令时子状态机所转换到的状态；保留状态，是子状态机响应于读取命令从就绪状态转换到的、并在该转换后预定时间内发出读取许可的状态。主状态机具有：空闲状态，在该状态下，使存储器内核处于不工作状态；读取状态，在该状态下，使存储器内核执行读取操作；写入状态，在该状态下，使存储器内核执行写入操作；以及刷新状态，在该状态下，使存储器内核执行刷新操作。

公开(公告)号：CN100565697C

公开(公告)日：2009-12-02

申请号：CN200610172244.3

申请日：2006-12-30

申请人： 钰创科技股份有限公司

发明人： 王明弘 ,  施正宗

IPC分类号： G11C7/06 ,  G11C7/10

CPC分类号： G11C7/1039 ,  G11C7/08 ,  G11C7/1051 ,  G11C7/106 ,  G11C7/1066 ,  G11C7/1069 ,  G11C7/12 ,  G11C7/14 ,  G11C7/22 ,  G11C11/4076 ,  G11C11/4091 ,  G11C11/4093 ,  G11C11/4094 ,  G11C11/4096 ,  G11C11/4099 ,  G11C2207/2227 ,  G11C2207/2272 ,  G11C2207/2281

摘要： 本发明为一种应用于内存读取路径的自我反馈控制的管线架构，是具有独立的外部频率频率，其数据传送时间不受外部频率执行周期所限制，且内部控制的时序可允许弹性选择行，且外部频率讯号及内部位线感测就绪讯号间无时序上的冲突；内存读取装置具有一数据读取路径电路及一内存读取控制装置；数据读取路径电路是连接内存，以取得从该内存读取所选择的数据，且同步所选择的数据，并从该内存传输所选择的数据；内存读取控制装置是连接数据读取路径电路，以从内存中选择读取的数据，且提供自我反馈讯号，以同步传输内存中所选择的数据。

公开(公告)号：CN101410908A

公开(公告)日：2009-04-15

申请号：CN200780010510.5

申请日：2007-03-30

申请人： 松下电器产业株式会社

发明人： 西川和予 ,  上南雅裕 ,  新田忠司

IPC分类号： G11C11/407 ,  G11C11/4076 ,  G11C11/4091 ,  G11C11/4099

CPC分类号： G11C11/4076 ,  G11C7/1051 ,  G11C7/1057 ,  G11C7/1063 ,  G11C7/1069 ,  G11C7/22 ,  G11C11/4093 ,  G11C11/4096 ,  G11C2207/2281

摘要： 本发明提供一种半导体存储装置，其中包括：地址端子，其输入将存储器阵列中的存储数据读出的地址；时钟输入端子，其将输入时钟输入；数据输出端子，其对根据上述地址从存储器阵列读出的数据进行输出；和时钟输出端子，其对与上述输入时钟同步的输出时钟进行输出；上述时钟输出端子始终输出第一电压和第二电压中的一方，并且，仅在从上述数据输出端子输出了有效数据的情况下，使输出电压从第一电压迁移到第二电压，或从一方电压迁移到另一方电压。

公开(公告)号：CN101359500A

公开(公告)日：2009-02-04

申请号：CN200810130665.9

申请日：2003-08-28

申请人： 富士通株式会社

发明人： 上田丰 ,  吉冈浩

IPC分类号： G11C7/22 ,  G11C11/22

CPC分类号： G11C7/22 ,  G11C7/06 ,  G11C2207/2254 ,  G11C2207/2281

摘要： 定时调整电路和半导体存储装置。在存储单元阵列中设置具有铁电电容器的多个存储单元。多个检测放大器电路使各存储单元的位线的电位放大。列解码器输出用于激活检测放大器电路的激活信号。定时调整电路具有铁电电容器，用于在把从列解码器输出的激活信号发送到检测放大器电路时进行定时调整。

公开(公告)号：CN100449651C

公开(公告)日：2009-01-07

申请号：CN200480007396.7

申请日：2004-03-17

申请人： ARM有限公司 ,  密执安大学

发明人： T·M·奥斯丁 ,  D·T·布劳夫 ,  T·N·马奇 ,  K·弗劳特纳 ,  D·M·西尔维斯特

IPC分类号： G11C29/00 ,  G11C7/10 ,  G06F11/14

CPC分类号： G06F1/3237 ,  G06F1/3203 ,  G06F1/3287 ,  G11C2207/2281 ,  Y02D10/126 ,  Y02D10/128 ,  Y02D10/171

摘要： 提供一种用于存储数据的存储器，包括：快速数据读取机构，可用于从所述存储器读取数据值，以便产生从所述存储器输出供进一步处理的快速读取结果；慢速数据读取机构，可用于从所述存储器读取所述数据值，以便产生在所述快速读取结果已被输出供进一步处理之后可用的慢速读取结果，所述慢速数据读取机构在读取所述数据值时比所述快速数据读取机构更不易出错；比较器，可用于比较所述快速读取结果与所述慢速读取结果，以便检测所述快速读取结果是否与所述慢速读取结果不同；以及差错修复逻辑，可用于在所述比较器检测到所述快速读取结果不同于所述慢速读取结果时抑制采用所述快速读取结果的所述进一步处理，输出所述慢速读取结果来取代所述快速读取结果，以及根据所述慢速读取结果重新开始所述进一步处理。