-
公开(公告)号：CN116488622A
公开(公告)日：2023-07-25
申请号：CN202310351312.6
申请日：2023-04-03
申请人： 广东工业大学
IPC分类号： H03K5/24
摘要： 本发明提供一种低功耗比较器，包括：预放大级和latch锁存级，所述预放大级的A1端连接所述latch锁存级的A2端，所述预放大级的B1端连接所述latch锁存级的B2端；所述latch锁存级的电容C1的上极板与MOS管M5的源极相连，电容C1的下极板接地，电容C2的上极板与MOS管M6的源极相连，电容C2的下极板接地，MOS管M12的源极接地、MOS管M13的源极接地、传输门I2的VOP2端连接latch锁存级的VOP1，传输门I2的VON2端连接latch锁存级的VON1。该低功耗比较器在动态比较器复位阶段在输出端引入一组电容和开关，使复位阶段输出端电压不再是地，能够降低功耗，锁存阶段输出端不需要从地开始充电能够大大提高锁存输出速度。
-
公开(公告)号：CN115421552A
公开(公告)日：2022-12-02
申请号：CN202211033035.6
申请日：2022-08-26
申请人： 广东工业大学
IPC分类号： G05F1/575
摘要： 本发明公开了一种基于电容充当浮动电压源的动态偏置低功耗积分器，包括：动态偏置电路包括PMOS晶体管M5，NMOS晶体管M6，浮动电压源CI；在CLK1＝1时，M5、M6的栅极和漏极短接形成二极管连接型，此时两个二极管与CI串联，M5漏极电流流过CI给其上极板充电，CI下极板电流流经M6放电；在浮动电压源CI充放电半个时钟周期后，CI上下极板形成稳定的电压差，从而给反相器电路的电容C1、C2提供偏置电压。本发明的目的是提供一种基于电容充当浮动电压源的动态偏置低功耗积分器，使得积分器在偏置相位的平均功耗比起在积分相位大大降低。同时电容浮动电压源的使用，不需要额外的静态偏置电压，减少了两路静态偏置电路，从而减少了额外的偏置电路功耗。
-
公开(公告)号：CN117639706A
公开(公告)日：2024-03-01
申请号：CN202311607240.3
申请日：2023-11-28
申请人： 广东工业大学
摘要： 本发明公开了一种谐波抑制LC巴伦电路及功率放大器，所述电路包括：第一并联谐振腔、第二并联谐振腔、负载RL、电感L1、电容C1、电感L2和电容C2；所述负载RL一端接地，另一端连接第一并联谐振腔，所述第一并联谐振腔另一端连接电感L1的一端和电容C2的一端，所述电感L1另一端连接差分信号正端和电容C1的一端，所述电容C2另一端连接差分信号负端、电感L2的一端和第二并联谐振腔的一端，所述电容C1另一端、电感L2另一端以及第二并联谐振腔另一端接地。本发明将第一并联谐振腔和第二并联谐振腔融合于传统LC巴伦中，利用第一并联谐振腔对二次谐波进行抑制和第二并联谐振腔对二、三次谐波短路到地，可以实现在放大器输出端对高次谐波的衰减。
-
公开(公告)号：CN116488622B
公开(公告)日：2024-02-02
申请号：CN202310351312.6
申请日：2023-04-03
申请人： 广东工业大学
IPC分类号： H03K5/24
摘要： 本发明提供一种低功耗比较器，包括：预放大级和latch锁存级，所述预放大级的A1端连接所述latch锁存级的A2端，所述预放大级的B1端连接所述latch锁存级的B2端；所述latch锁存级的电容C1的上极板与MOS管M5的源极相连，电容C1的下极板接地，电容C2的上极板与MOS管M6的源极相连，电容C2的下极板接地，MOS管M12的源极接地、MOS管M13的源极接地、传输门I2的VOP2端连接latch锁存级的VOP1，传输门I2的VON2端连接latch锁存级的VON1。该低功耗比较器在动态比较器复位阶段在输出端引入一组电容和开关，使复位阶段输出端电压不再是地，能够降低功耗，锁存阶段输出端不需要从地开始充电能够大大提高锁存输出速度。
-
公开(公告)号：CN116346057A
公开(公告)日：2023-06-27
申请号：CN202310371856.9
申请日：2023-04-07
申请人： 广东工业大学
摘要： 本发明提出一种全差分环形放大器电路及其全差分环形放大器，涉及环形放大器的技术领域，在第一放大级单元采用电阻检测式的共模反馈和自调零技术，从而增大整体环形放大器的带宽，并使得静态工作点更好地保持在放大区且不会产生偏移；在第二放大级单元采用偏置在线性区的MOS管充当电阻与自适应偏置融合技术，使得电路的抗PVT特性更好，对第三放大级单元进行动态偏置；在第三放大级单元采用cascode结构，令输出电阻更高，使得电路增益增大，提升全差分环形放大器的精度，在保证电路稳定性的同时，提高了全差分环形放大器整体的精度和带宽。
-
公开(公告)号：CN115421552B
公开(公告)日：2023-06-23
申请号：CN202211033035.6
申请日：2022-08-26
申请人： 广东工业大学
IPC分类号： G05F1/575
摘要： 本发明公开了一种基于电容充当浮动电压源的动态偏置低功耗积分器，包括：动态偏置电路包括PMOS晶体管M5，NMOS晶体管M6，浮动电压源CI；在CLK1＝1时，M5、M6的栅极和漏极短接形成二极管连接型，此时两个二极管与CI串联，M5漏极电流流过CI给其上极板充电，CI下极板电流流经M6放电；在浮动电压源CI充放电半个时钟周期后，CI上下极板形成稳定的电压差，从而给反相器电路的电容C1、C2提供偏置电压。本发明的目的是提供一种基于电容充当浮动电压源的动态偏置低功耗积分器，使得积分器在偏置相位的平均功耗比起在积分相位大大降低。同时电容浮动电压源的使用，不需要额外的静态偏置电压，减少了两路静态偏置电路，从而减少了额外的偏置电路功耗。
-
公开(公告)号：CN116054765B
公开(公告)日：2023-06-16
申请号：CN202310343451.4
申请日：2023-04-03
申请人： 广东工业大学
摘要： 本发明提供一种PVT稳定的偏置增强型高增益环形放大器及其控制方法，环形放大器为差分放大器，包括：输入级、两个第二级反相器、两个输出级、偏置增强电路和动态共模反馈电路；偏置增强电路分别与输入级和每个第二级反相器连接并提供偏置电压；动态共模反馈电路分别连接输入级和输出级，用于引入负反馈并稳定环形放大器的输出共模点；本发明中偏置增强电路的偏置增强效果具有PVT稳定性；输出级使用Cascode结构的反相器，输出阻抗更大，过驱动电压更低，无需额外的偏置电路，同时对第二级反相器输出端引入的寄生电容较小，因此能够提高整体电路的增益，能够在保持PVT稳定性的同时提高环形放大器的速度。
-
公开(公告)号：CN117118426A
公开(公告)日：2023-11-24
申请号：CN202310963067.4
申请日：2023-08-01
申请人： 广东工业大学
IPC分类号： H03K19/0185 , H03K19/017
摘要： 本发明涉及射频集成电路的技术领域，更具体地，涉及一种高速电压域转换电路，包括前馈电容电路、反相器、升压电路、PMOS栅压控制环以及整形电路，将前馈电容与PMOS栅压控制环融合后，可以实现在前馈电容对输出节点预充电的同时，利用PMOS栅压控制环对升压电路中的电压进行实时控制，进一步加快输出节点期望电平的形成，采用二者结合的方式，可以极大减小传统电平转换器在实现高速电平转换时的响应时间，有效解决了现有技术中无法实现高速电平转换的技术问题。
-
公开(公告)号：CN116054765A
公开(公告)日：2023-05-02
申请号：CN202310343451.4
申请日：2023-04-03
申请人： 广东工业大学
摘要： 本发明提供一种PVT稳定的偏置增强型高增益环形放大器及其控制方法，环形放大器为差分放大器，包括：输入级、两个第二级反相器、两个输出级、偏置增强电路和动态共模反馈电路；偏置增强电路分别与输入级和每个第二级反相器连接并提供偏置电压；动态共模反馈电路分别连接输入级和输出级，用于引入负反馈并稳定环形放大器的输出共模点；本发明中偏置增强电路的偏置增强效果具有PVT稳定性；输出级使用Cascode结构的反相器，输出阻抗更大，过驱动电压更低，无需额外的偏置电路，同时对第二级反相器输出端引入的寄生电容较小，因此能够提高整体电路的增益，能够在保持PVT稳定性的同时提高环形放大器的速度。
-
公开(公告)号：CN115663484B
公开(公告)日：2023-04-14
申请号：CN202211679651.9
申请日：2022-12-27
申请人： 广东工业大学
摘要： 本发明公开了一种小型化自振荡有源集成天线系统，由至少一个天线阵列单元构成，所述天线阵列单元包括初始单元和受激触发单元，所述初始单元包括第一介质基板和第一表面结构，所述第一表面结构连接于第一介质基板的表面，所述第一表面结构包括第一船型单极子天线、第一开关晶体管、基极偏置网络和第一直流偏置网络，所述受激触发单元包括第二介质基板和第二表面结构，所述第二表面结构连接于第二介质基板的表面，所述第二表面结构包括第二船型单极子天线、第二开关晶体管、第一电阻和第二直流偏置网络。该系统通过平面船型单极子天线与有源开关电路的融合设计，实现了紧凑的系统结构和输出功率的自由拓展性。本发明可广泛应用于天线系统领域。
-
-
-
-
-
-
-
-
-
搜索结果
12 条记录 (耗时 0.027 秒)
