-
公开(公告)号：CN114999896B
公开(公告)日：2022-11-29
申请号：CN202210839282.9
申请日：2022-07-18
申请人： 广州粤芯半导体技术有限公司
发明人： 刘翔
IPC分类号： H01L21/02 , H01L21/762 , H01L27/088
摘要： 本申请公开一种半导体器件及其形成方法，包括以下步骤：提供衬底，所述衬底内形成有多个隔离结构，且所述衬底上表面形成有开口以暴露所述隔离结构，相邻两隔离结构之间的衬底表面低于所述隔离结构的上表面，且所述衬底与所述隔离结构的衔接处形成有第一功能层，所述第一功能层呈楔形，且所述楔形的大边与沟槽相邻，尖嘴背离所述沟槽，并指向所述衬底表面；在所述衬底表面以及所述第一功能层表面形成第二功能层，与所述第一功能层一同形成均一功能层，且所述均一功能层的厚度标准差小于预设值。
-
公开(公告)号：CN113990845A
公开(公告)日：2022-01-28
申请号：CN202111615564.2
申请日：2021-12-28
申请人： 广州粤芯半导体技术有限公司
发明人： 刘翔
IPC分类号： H01L23/544 , H01L21/66 , G01N27/04 , G01N27/20 , G01R31/26
摘要： 本发明提供了一种检测结构及其制备方法、膜层内空洞的检测方法。在提供的检测结构中，于多个第一膜层的下方设置有源区，从而可利用有源区的阻值变化来判断填充在第一膜层之间的第二膜层中是否产生有空洞，基于这一检测结构可以快速高效的检测出膜层内是否存在空洞，其对应采取的检测方法更加便捷，大大缩短了检测时间，并有利于节约费用。
-
公开(公告)号：CN113517400A
公开(公告)日：2021-10-19
申请号：CN202111066013.5
申请日：2021-09-13
申请人： 广州粤芯半导体技术有限公司
IPC分类号： H01L49/02
摘要： 本发明提供了一种金属电容结构及其制备方法，其特征在于，包括：基底；电容结构，包括依次堆叠于所述基底上的底层金属层、层间介质层及顶层金属层；若干开口，贯穿所述顶层金属层并向下延伸至所述层间介质层内；凹陷，位于所述开口的侧壁，且从所述开口底部向下延伸至所述层间介质层内；侧墙，位于所述开口内，并从所述顶层金属层侧壁向下延伸至填充所述凹陷；本发明提高了金属电容结构的击穿电压。
-
公开(公告)号：CN113410155A
公开(公告)日：2021-09-17
申请号：CN202110957580.3
申请日：2021-08-20
申请人： 广州粤芯半导体技术有限公司
IPC分类号： H01L21/66 , H01L23/544 , H01L27/146
摘要： 本发明提供的电性测试结构中，第二离子掺杂区位于阵列分布的多个第一离子掺杂区的外围，第一和第二离子掺杂区之间形成PN结，多个第一接触孔分别设置于各个第一离子掺杂区，多个第二接触孔设置于第二离子掺杂区，多条第一导电线分别与对应的一列第一接触孔电性连接，第二导电线与各条第一导电线的一端连接，使得多个第一接触孔之间并联，第三导电线与多个第二接触孔电性连接，其中，通过在第二导电线和第三导电线之间施加针对PN结的反向电压并获得电流测试结果以判断第一接触孔和第二接触孔的可靠性。所述电性测试结构的电流测试结果可以反应接触孔的漏电状况，利用所述电性测试结构可以方便、有效地监控多个接触孔的漏电状况。
-
公开(公告)号：CN113990845B
公开(公告)日：2022-03-18
申请号：CN202111615564.2
申请日：2021-12-28
申请人： 广州粤芯半导体技术有限公司
发明人： 刘翔
IPC分类号： H01L23/544 , H01L21/66 , G01N27/04 , G01N27/20 , G01R31/26
摘要： 本发明提供了一种检测结构及其制备方法、膜层内空洞的检测方法。在提供的检测结构中，于多个第一膜层的下方设置有源区，从而可利用有源区的阻值变化来判断填充在第一膜层之间的第二膜层中是否产生有空洞，基于这一检测结构可以快速高效的检测出膜层内是否存在空洞，其对应采取的检测方法更加便捷，大大缩短了检测时间，并有利于节约费用。
-
公开(公告)号：CN114446793A
公开(公告)日：2022-05-06
申请号：CN202210376511.8
申请日：2022-04-12
申请人： 广州粤芯半导体技术有限公司
发明人： 刘翔
IPC分类号： H01L21/336 , H01L21/265 , H01L29/06
摘要： 本发明提供一种高压MOS器件的制作方法。所述制作方法包括：提供包括有源区的半导体基底，半导体基底上形成有栅氧化层和硬掩模层，栅氧化层和硬掩模层依次覆盖有源区的上表面，位于有源区的边缘区域上的栅氧化层的厚度大于位于有源区的中心区域上的栅氧化层的厚度；以硬掩模层为掩膜，执行第一离子注入工艺，倾斜地向有源区的边缘区域注入掺杂物质；以及去除硬掩模层，执行第二离子注入工艺，向有源区注入掺杂物质，在有源区的顶部形成高压注入阱。如此通过第一离子注入工艺来补偿第二离子注入工艺中有源区的边缘区域的注入剂量较少的问题，从而可以提高形成的高压注入阱的掺杂浓度的均匀性，提高高压MOS器件的电性能。
-
公开(公告)号：CN114094014A
公开(公告)日：2022-02-25
申请号：CN202210024334.7
申请日：2022-01-11
申请人： 广州粤芯半导体技术有限公司
IPC分类号： H01L49/02
摘要： 本发明提供了一种金属电容结构及其制备方法，包括：基底；电容结构，包括依次堆叠于所述基底上的底层金属层、第一层间介质层、中间金属层、第二层间介质层及顶层金属层；若干第一开口，位于所述顶层金属层内，并露出所述第二层间介质层的表面；若干第二开口，从部分所述第一开口的底部向下贯穿所述第二层间介质层及所述中间金属层直至露出所述第一层间介质层的表面。本发明增大了金属电容结构的电容值及减小了金属电容结构的厚度。
-
公开(公告)号：CN115881824A
公开(公告)日：2023-03-31
申请号：CN202310084558.1
申请日：2023-02-09
申请人： 广州粤芯半导体技术有限公司
发明人： 刘翔
摘要： 本申请提供一种MOS晶体管，包括衬底、栅介质层、栅极结构、第一侧壁隔离层、第一侧壁氧化层、源极区和漏极区，衬底具有间隔设置的漂移区；栅介质层设置于衬底上，且位于间隔设置的漂移区上；栅极结构设置于栅介质层上，栅极结构包括间隔设置的栅电极和非工作电极，非工作电极位于栅电极的两侧；第一侧壁隔离层设置于栅电极与非工作电极之间；第一侧壁氧化层设置于非工作电极远离第一侧壁隔离层的一侧以及栅介质层的一侧，并位于衬底上；源极区和漏极区分别设置于第一侧壁氧化层远离栅电极的一侧，且位于漂移区上，源极区和漏极区与第一侧壁氧化层不重叠，源极区和漏极区与第一侧壁氧化层接触，以提高晶体管的耐压性能。
-
公开(公告)号：CN114999896A
公开(公告)日：2022-09-02
申请号：CN202210839282.9
申请日：2022-07-18
申请人： 广州粤芯半导体技术有限公司
发明人： 刘翔
IPC分类号： H01L21/02 , H01L21/762 , H01L27/088
摘要： 本申请公开一种半导体器件及其形成方法，包括以下步骤：提供衬底，所述衬底内形成有多个隔离结构，且所述衬底上表面形成有开口以暴露所述隔离结构，相邻两隔离结构之间的衬底表面低于所述隔离结构的上表面，且所述衬底与所述隔离结构的衔接处形成有第一功能层，所述第一功能层呈楔形，且所述楔形的大边与沟槽相邻，尖嘴背离所述沟槽，并指向所述衬底表面；在所述衬底表面以及所述第一功能层表面形成第二功能层，与所述第一功能层一同形成均一功能层，且所述均一功能层的厚度标准差小于预设值。
-
公开(公告)号：CN114509657A
公开(公告)日：2022-05-17
申请号：CN202210401025.7
申请日：2022-04-18
申请人： 广州粤芯半导体技术有限公司
IPC分类号： G01R31/26
摘要： 本发明提供一种改善WAT测试精度的测试单元及其测试方法，所述改善WAT测试精度的测试单元包括：MOS晶体管区，包括N个特征尺寸相同的MOS晶体管；金属区，位于MOS晶体管区上方；互连金属线，用于将MOS晶体管与金属区连接，使得N个MOS晶体管以并联的形式连接。本发明在不改变现有的测试硬件条件下，能够有效的解决测试机台及针卡在测试MOS晶体管漏电流时精度不足的问题，以便精确，高效的测试出MOS晶体管漏电流；测试过程方便简洁，并且可以降低测试成本，有利于本发明的应用与推广；本发明针对小尺寸MOS晶体管进行测试，以便了解MOS晶体管的性能，在后续芯片设计中提出解决方案，以便芯片的集成。
-
-
-
-
-
-
-
-
-
搜索结果
13 条记录 (耗时 0.045 秒)
