-
公开(公告)号：CN118412269A
公开(公告)日：2024-07-30
申请号：CN202310637207.9
申请日：2023-05-31
Applicant: 张江国家实验室
Inventor： 请求不公布姓名
IPC: H01L21/027 , H01L21/308
Abstract: 本发明涉及一种用于半导体工艺的图案化方法及图案化系统，与以往的传统技术相比，能够以相对较低的制造成本、相对较小的制造难度以及相对较短的制造周期来实现基底材料上形成的图案密度的增加以及图案尺寸的微缩。
-
公开(公告)号：CN118213321A
公开(公告)日：2024-06-18
申请号：CN202211585166.5
申请日：2022-12-09
Applicant: 张江国家实验室
IPC: H01L21/768 , H01L21/67 , H01L21/033 , H10B12/00 , H10B43/30 , H10B43/20
Abstract: 本发明涉及一种用于在半导体结构中形成功能性孔的方法及系统。该方法包括以下步骤：提供半导体结构；利用第一图案化工艺在所述半导体结构上形成第一图案；利用第二图案化工艺在所述半导体结构上形成第二图案；基于第一图案和第二图案对暴露的半导体结构进行刻蚀，以在所述半导体结构中形成多个通孔；以及在至少一个通孔中填充材料以形成所述功能性孔。
-
公开(公告)号：CN118213266A
公开(公告)日：2024-06-18
申请号：CN202211570797.X
申请日：2022-12-08
Applicant: 张江国家实验室
IPC: H01L21/027 , G03F7/20 , H01L21/308 , H01L21/311 , H01L21/3213 , H01L21/67
Abstract: 本发明涉及一种用于半导体工艺的图案化方法，其将效率高、成本低、操作简单且能够实现线条密度倍增的“自上而下”的光刻技术与“自下而上”的基于嵌段共聚物的导向自组装技术(DSA)有机融合，实现了图案密度的进一步增加以及图案尺寸的进一步微缩。
-
-
公开(公告)号：CN118169968A
公开(公告)日：2024-06-11
申请号：CN202211572644.9
申请日：2022-12-08
Applicant: 张江国家实验室
Inventor： 请求不公布姓名
Abstract: 本发明公开了用于形成半导体结构的方法和计算设备。一种用于形成半导体结构的方法，其包括：对表面包含硬掩膜层的晶圆执行光刻材料涂覆和图案化光刻，以形成基于轮廓图案的第一经图案化的硬掩膜层，该轮廓图案基于光刻中使用的曝光图案的轮廓；通过光刻对第一经图案化的硬掩膜层执行线性切割或终端切割，以形成基于目标图案的第二经图案化的硬掩膜层；以及基于第二经图案化的硬掩膜层，将目标图案转移到晶圆的基底。
-
Patent Agency Ranking
公开(公告)号：CN118173434A
公开(公告)日：2024-06-11
申请号：CN202211570805.0
申请日：2022-12-08
Applicant: 张江国家实验室
Inventor： 请求不公布姓名
IPC: H01L21/027 , G03F7/20
Abstract: 本发明涉及一种用于半导体工艺的图案化方法，其将利用效率高、成本低、操作简单且能够实现线条密度倍增的光刻工艺与SADP(自对准双重成像技术；Self‑aligned Double Patterning)工艺有机结合，实现了图案密度的进一步增加以及图案尺寸的进一步微缩。
-
公开(公告)号：CN118699545A
公开(公告)日：2024-09-27
申请号：CN202310310133.8
申请日：2023-03-27
Applicant: 张江国家实验室
IPC: B23K26/0622 , B23K26/70
Abstract: 本发明提供一种基于飞秒激光制备的柔性神经电极及方法，将MEMS工艺与飞秒激光加工制造相结合，可无掩膜形成高密度、线路长的导线，以得到高加工精度、高成品率、高密度、高通量、具有三维结构的柔性神经电极，可消除MEMS工艺的局限性，扩大柔性神经电极的应用。
-
公开(公告)号：CN118173498A
公开(公告)日：2024-06-11
申请号：CN202211589427.0
申请日：2022-12-09
Applicant: 张江国家实验室
Inventor： 请求不公布姓名
IPC: H01L21/768
Abstract: 本发明涉及一种用于在半导体结构中形成通孔的方法及系统。该方法包括以下步骤：提供半导体结构；利用第一图案化工艺在所述半导体结构上形成第一材料层，所述第一材料层具有第一图案；利用第二图案化工艺在所述半导体结构上形成第二材料层，所述第二材料层具有第二图案，其中所述第一材料层和所述第二材料层交叠以限定所述半导体结构的多个独立的暴露区域；以及将所述第一材料层和所述第二材料层作为抗刻蚀掩膜对暴露的半导体结构进行刻蚀，以在所述半导体结构中形成多个通孔。
-
公开(公告)号：CN118173497A
公开(公告)日：2024-06-11
申请号：CN202211584025.1
申请日：2022-12-09
Applicant: 张江国家实验室
Inventor： 请求不公布姓名
IPC: H01L21/768 , H01L23/48
Abstract: 本发明涉及一种用于在半导体结构中形成通孔的方法及系统。该方法包括以下步骤：提供基板和位于所述基板上的硬掩膜层；利用第一图案化工艺在所述硬掩膜层中形成沿第一方向延伸的多个第一凹槽；利用第二图案化工艺在所述硬掩膜层中形成沿第二方向延伸的多个第二凹槽，其中所述基板在所述多个第一凹槽与所述多个第二凹槽相交之处暴露；以及将所述硬掩膜层作为抗刻蚀掩膜对暴露的基板进行刻蚀，以在所述基板中形成多个通孔。
-
公开(公告)号：CN118173435A
公开(公告)日：2024-06-11
申请号：CN202211571167.4
申请日：2022-12-08
Applicant: 张江国家实验室
Inventor： 请求不公布姓名
IPC: H01L21/027 , H01L21/336
Abstract: 本发明提供一种用于制造鳍式场效应晶体管的鳍片的制造方法，其利用效率高、成本低、操作简单且能够实现线条密度倍增的光刻工艺来制造鳍式场效应晶体管的鳍片，从而能够以更高效率、更低成本、更简单的操作来形成更高密度的FinFET结构。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.026 seconds)
