-
公开(公告)号：CN106611761B
公开(公告)日：2021-12-31
申请号：CN201610922836.6
申请日：2016-10-26
Applicant: 德克萨斯仪器股份有限公司
IPC: H01L27/02 , H01L21/762
Abstract: 本申请公开了使用前侧深沟槽刻蚀隔离电路元件。一种集成电路(400，图4)通过以下方式形成：形成穿过互连区域(404)的至少部分的隔离沟槽(430、432、434)，该沟槽深入集成电路的基板(402)中至少40微米，至少200微米的基板材料留在隔离沟槽下方。介电材料(434)在不大于320℃的基板温度下形成在隔离沟槽中以形成隔离结构(424)，该隔离结构(424)将集成电路的隔离区域(438)与基板的至少部分分隔。隔离区域包含隔离组件(406)。集成电路的隔离区域可为基板中的区域，和/或互连区域中的区域。隔离区域可为基板的第一部分，其与基板的第二部分侧向地分隔。隔离区域可为在隔离结构上方的互连区域的部分。
-
公开(公告)号：CN109427733B
公开(公告)日：2024-01-23
申请号：CN201810913625.5
申请日：2018-08-13
Applicant: 德克萨斯仪器股份有限公司
Abstract: 在所描述的示例中，集成电路(图3A中的305)包括：半导体基板(图3A中的308)，该半导体基板具有第一表面和相对的第二表面；至少一个电介质层(图3A中的314)，该至少一个电介质层位于半导体基板的第一表面之上；至少一个电感线圈(图3A中的310)，该至少一个电感线圈位于至少一个电介质层中，具有由线圈空间隔开的多个线圈绕组，至少一个电感线圈位于定向在平行于半导体基板的第一表面的第一方向上的平面中，至少一个电感线圈通过至少一个电介质层的一部分与半导体基板电隔离；以及沟槽(322)，该沟槽(322)在相对于第一方向成一定角度的第二方向上延伸到半导体基板，沟槽(322)位于电感线圈之下并且填充有电介质替代材料。
-
公开(公告)号：CN106611761A
公开(公告)日：2017-05-03
申请号：CN201610922836.6
申请日：2016-10-26
Applicant: 德克萨斯仪器股份有限公司
IPC: H01L27/02 , H01L21/762
CPC classification number: H01L29/0649 , H01L21/762 , H01L21/76224 , H01L21/823481 , H01L23/5223 , H01L23/5226 , H01L28/00 , H01L29/4175 , H01L2224/48091 , H01L2224/4813 , H01L2224/48464 , H01L2924/00014 , H01L27/02
Abstract: 本申请公开了使用前侧深沟槽刻蚀隔离电路元件。一种集成电路(400，图4)通过以下方式形成：形成穿过互连区域(404)的至少部分的隔离沟槽(430、432、434)，该沟槽深入集成电路的基板(402)中至少40微米，至少200微米的基板材料留在隔离沟槽下方。介电材料(434)在不大于320℃的基板温度下形成在隔离沟槽中以形成隔离结构(424)，该隔离结构(424)将集成电路的隔离区域(438)与基板的至少部分分隔。隔离区域包含隔离组件(406)。集成电路的隔离区域可为基板中的区域，和/或互连区域中的区域。隔离区域可为基板的第一部分，其与基板的第二部分侧向地分隔。隔离区域可为在隔离结构上方的互连区域的部分。
-
公开(公告)号：CN109427733A
公开(公告)日：2019-03-05
申请号：CN201810913625.5
申请日：2018-08-13
Applicant: 德克萨斯仪器股份有限公司
Abstract: 在所描述的示例中，集成电路(图3A中的305)包括：半导体基板(图3A中的308)，该半导体基板具有第一表面和相对的第二表面；至少一个电介质层(图3A中的314)，该至少一个电介质层位于半导体基板的第一表面之上；至少一个电感线圈(图3A中的310)，该至少一个电感线圈位于至少一个电介质层中，具有由线圈空间隔开的多个线圈绕组，至少一个电感线圈位于定向在平行于半导体基板的第一表面的第一方向上的平面中，至少一个电感线圈通过至少一个电介质层的一部分与半导体基板电隔离；以及沟槽(322)，该沟槽(322)在相对于第一方向成一定角度的第二方向上延伸到半导体基板，沟槽(322)位于电感线圈之下并且填充有电介质替代材料。
-
-
-
Search Results
4
records
(took 0.026 seconds)
