公开(公告)号：CN106252314B

公开(公告)日：2019-06-18

申请号：CN201510844723.4

申请日：2015-11-26

申请人： 意法半导体(克洛尔2)公司 ,  意法半导体有限公司

发明人： N·奥特利耶 ,  R·富尔内尔 ,  F·加内塞罗 ,  F·居亚代 ,  V·菲奥里

IPC分类号： H01L23/482 ,  H01L21/762

CPC分类号： H05K1/0216 ,  H01L21/762 ,  H01L21/7624 ,  H01L21/764 ,  H01L24/03 ,  H01L24/05 ,  H01L29/0657 ,  H01L2224/02166 ,  H01L2224/04042 ,  H01L2924/00014 ,  H05K1/111 ,  H05K1/181 ,  H05K3/0011 ,  H01L2224/05599

摘要： 一种电子器件，具有后板，该后板包括衬底后层、衬底前层以及在衬底后层与衬底前层之间的电介质中间层。电子结构在衬底前层上并且包括电子部件和电气连接。衬底后层包括实心的局部区域以及空心的局部区域。空心的局部区域在所有的衬底后层上延伸。衬底后层并不覆盖对应于空心的局部区域的电介质中间层的至少一个局部区带。

公开(公告)号：CN108807378A

公开(公告)日：2018-11-13

申请号：CN201710311016.8

申请日：2017-05-05

申请人： 中芯国际集成电路制造(上海)有限公司 ,  中芯国际集成电路制造(北京)有限公司

发明人： 周飞

IPC分类号： H01L27/088 ,  H01L21/8234

CPC分类号： H01L29/6681 ,  H01L21/762 ,  H01L21/76224 ,  H01L21/823431 ,  H01L29/41791 ,  H01L29/785 ,  H01L27/0886 ,  H01L21/823437

摘要： 本发明提供一种鳍式场效应管及其形成方法，所述形成方法包括：提供衬底，所述衬底包括第一器件区和第二器件区，且所述衬底上具有多个分立的鳍部；形成横跨所述鳍部的伪栅极；在所述伪栅极露出的鳍部上形成层间介质层，所述层间介质层露出所述伪栅极；去除所述伪栅极在所述层间介质层内形成第一开口；形成填充满所述第一开口的初始金属栅极；对所述初始金属栅极进行图形化处理，在所述初始金属栅极内形成第二开口，在沿垂直于衬底表面的方向上，所述第二开口贯穿所述初始金属栅极；在所述第一器件区形成第一金属栅极，在所述第二器件区形成第二金属栅极。本发明形成的鳍式场效应管电学性能得到提高。

公开(公告)号：CN108140612A

公开(公告)日：2018-06-08

申请号：CN201680061317.3

申请日：2016-10-21

申请人： 高通股份有限公司

发明人： D·D·金 ,  C·H·芸 ,  J-H·J·兰 ,  N·S·穆达卡特 ,  金钟海 ,  M·M·诺瓦克

IPC分类号： H01L21/8234 ,  H01L21/768 ,  H01L21/762 ,  H01L21/78

CPC分类号： H01L29/0653 ,  H01L21/762 ,  H01L21/76224 ,  H01L21/76898 ,  H01L21/78 ,  H01L21/823481 ,  H01L23/3128 ,  H01L23/481 ,  H01L29/78

摘要： 公开了用于射频(RF)电路的隔离型互补金属氧化物半导体(CMOS)器件。在一些方面，RF电路包括CMOS器件、具有限定CMOS器件的掺杂区的硅衬底、以及穿过硅衬底的沟槽(524)。穿过硅衬底的沟槽形成围绕CMOS设备之一的掺杂区的连续通道，以将CMOS器件与硅衬底上实施的其他CMOS器件电隔离。通过这样做，与常规CMOS器件(例如，块状CMOS)的性能特性相比，可以改善CMOS器件的性能特性，例如线性和信号隔离。

公开(公告)号：CN105097807B

公开(公告)日：2018-04-10

申请号：CN201510230956.5

申请日：2015-05-08

申请人： 台湾积体电路制造股份有限公司

发明人： 赖盈桦 ,  张家铭 ,  江宗育 ,  陈光鑫

IPC分类号： H01L27/092 ,  H01L21/8238 ,  H01L21/033 ,  H01L21/027

CPC分类号： H01L29/0653 ,  H01L21/02521 ,  H01L21/02529 ,  H01L21/02532 ,  H01L21/28255 ,  H01L21/31105 ,  H01L21/31144 ,  H01L21/32139 ,  H01L21/762 ,  H01L21/76224 ,  H01L21/823807 ,  H01L21/823821 ,  H01L21/823842 ,  H01L21/823878 ,  H01L27/0922 ,  H01L27/0924 ,  H01L29/1608 ,  H01L29/161 ,  H01L29/165 ,  H01L29/24 ,  H01L29/6681 ,  H01L29/7842 ,  H01L29/7851

摘要： 本发明的实施例提供了半导体器件，该半导体器件包括半导体衬底和位于半导体衬底上方的隔离结构。半导体器件还包括位于半导体衬底上方的第一外延鳍和第二外延鳍，并且第一外延鳍和第二外延鳍从隔离结构中突出。半导体器件还包括位于第一外延鳍和第二外延鳍上方且横跨第一外延鳍和第二外延鳍的栅极堆叠件。此外，半导体器件包括从隔离结构的顶面开始延伸的凹槽。凹槽介于第一外延鳍和第二外延鳍之间。本发明的实施例还提供了一种形成半导体器件的方法。

公开(公告)号：CN107785305A

公开(公告)日：2018-03-09

申请号：CN201610796651.5

申请日：2016-08-31

申请人： 无锡华润上华科技有限公司

发明人： 顾炎 ,  程诗康 ,  张森

IPC分类号： H01L21/762 ,  H01L27/085

CPC分类号： H01L21/76 ,  H01L21/762 ,  H01L27/085

摘要： 本发明涉及一种集成耗尽型结型场效应晶体管的器件，包括JFET区、功率器件区、设于器件背面的第一导电类型的漏极、及设于漏极朝向器件正面的面上的第一导电类型区，JFET区和功率器件区共享漏极和第一导电类型区，JFET区和功率器件区的交界处形成有隔离结构，隔离结构包括第二导电类型的隔离阱和设于隔离阱表面的绝缘注入阻挡层。本发明在JFET区和功率器件区的交界处采用一个较深的第二导电类型的隔离阱进行隔离，在推阱时使其有着足够的结深，这样漏电路径大大加长，起到了良好的隔离效果，该隔离阱的横向距离可以做到很短，大大节约了整个集成器件的面积。该隔离阱可以与结终端扩展技术相兼容，无需增加额外的光刻版。

公开(公告)号：CN104681557B

公开(公告)日：2018-02-06

申请号：CN201310627406.8

申请日：2013-11-28

申请人： 中国科学院微电子研究所

发明人： 朱慧珑

IPC分类号： H01L27/088 ,  H01L21/762 ,  H01L21/8234

CPC分类号： H01L29/6681 ,  H01L21/26506 ,  H01L21/762 ,  H01L21/76224 ,  H01L21/823431 ,  H01L21/823481 ,  H01L21/823821 ,  H01L21/823878 ,  H01L27/0886 ,  H01L27/0924 ,  H01L29/0649 ,  H01L29/6653 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/7848 ,  H01L29/785

摘要： 提供了一种半导体装置及其制造方法。一示例装置可以包括：体半导体衬底；在衬底上形成的鳍；在衬底上形成的第一FinFET和第二FinFET，其中第一FinFET包括与所述鳍相交的第一栅堆叠以及位于第一栅堆叠侧壁上的第一栅侧墙，第二半导体器件包括与所述鳍相交的第二栅堆叠以及位于第二栅堆叠侧壁上的第二栅侧墙；在第一FinFET和第二FinFET之间形成与鳍相交的伪栅侧墙；自对准于伪栅侧墙所限定的空间的隔离部，所述隔离部将第一FinFET和第二FinFET电隔离；以及位于隔离部下方、与隔离部相接的绝缘层。

公开(公告)号：CN103887172B

公开(公告)日：2017-09-12

申请号：CN201310489429.7

申请日：2013-10-12

申请人： 意法半导体公司

发明人： N·劳贝特 ,  P·卡雷

IPC分类号： H01L21/336 ,  H01L29/78 ,  H01L29/06

CPC分类号： H01L29/0653 ,  H01L21/02532 ,  H01L21/02661 ,  H01L21/3065 ,  H01L21/308 ,  H01L21/31053 ,  H01L21/762 ,  H01L21/76224 ,  H01L21/823418 ,  H01L21/823431 ,  H01L21/823481 ,  H01L27/0886 ,  H01L29/0847 ,  H01L29/16 ,  H01L29/165 ,  H01L29/49 ,  H01L29/66545 ,  H01L29/7848

摘要： 通过在半传导沟道(鳍)与衬底之间插入绝缘层来防止FinFET器件中的沟道到衬底泄漏。类似地，通过在源极／漏极区域与衬底之间插入绝缘层隔离源极／漏极区域与衬底来防止FinFET器件中的源极／漏极到衬底泄漏。绝缘层物理和电隔离传导路径与衬底，因此防止电流泄漏。如果半传导鳍阵列由多层堆叠组成，则可以去除底部材料，因此产生在硅表面上方悬置的鳍阵列。然后可以向在剩余顶部鳍材料下面的所得间隙填充氧化物以更好地支撑鳍并且隔离鳍阵列与衬底。所得FinFET器件在栅极区域和源极／漏极区域二者中为全衬底隔离。

公开(公告)号：CN103834305B

公开(公告)日：2017-08-29

申请号：CN201210479004.3

申请日：2012-11-22

申请人： 安集微电子(上海)有限公司

发明人： 姚颖 ,  荆建芬 ,  王文龙

IPC分类号： C09G1/02

CPC分类号： C09G1/02 ,  C09K3/1463 ,  H01L21/31053 ,  H01L21/762

摘要： 本发明公开了一种用于浅沟槽隔离工艺的化学机械抛光液，它含有一种二氧化硅磨料，一种或多种阴离子表面活性剂和水，该抛光液具有较高的高密度二氧化硅（HDP‑Oxide）的去除速率以及较高的高密度二氧化硅（HDP‑Oxide）对氮化硅的抛光选择比，对图形晶圆的台阶结构具有较高的校正能力，表面均一性较好。

公开(公告)号：CN104425454B

公开(公告)日：2017-05-17

申请号：CN201410363851.2

申请日：2014-07-28

申请人： 三菱电机株式会社

发明人： 清水和宏

IPC分类号： H01L23/538

CPC分类号： H01L29/0649 ,  H01L21/762 ,  H01L23/5223 ,  H01L23/5225 ,  H01L27/0203 ,  H01L27/1203 ,  H01L28/86 ,  H01L2224/05554 ,  H01L2224/48463 ,  H01L2924/13055 ,  H01L2924/13091 ,  H01L2924/00

摘要： 得到一种能够降低制造成本，能够使动作稳定化的半导体装置。在填埋氧化膜(2)上设有活性硅层(3)。活性硅层具有低压区域(4)、高压区域(5)及连接区域(6)。沟槽隔离部(7)将低压区域、高压区域及连接区域彼此绝缘隔离。在低压区域设有低电位信号处理电路(8)，在高压区域设有高电位信号处理电路(9)。电容(15、17)设置在连接区域上，将交流信号从低电位信号处理电路传送至高电位信号处理电路。电容具有与低电位信号处理电路连接的低电位电极(15a、17a)和与高电位信号处理电路连接的高电位电极(15b、17b)。低电位电极和高电位电极分别具有层叠的多个配线层，两者的配线层彼此的侧壁相对而进行电容耦合。

公开(公告)号：CN106611761A

公开(公告)日：2017-05-03

申请号：CN201610922836.6

申请日：2016-10-26

申请人： 德克萨斯仪器股份有限公司

发明人： D·卡罗瑟斯 ,  R·杰克逊 ,  R·穆霍帕迪亚 ,  B·库克

IPC分类号： H01L27/02 ,  H01L21/762

CPC分类号： H01L29/0649 ,  H01L21/762 ,  H01L21/76224 ,  H01L21/823481 ,  H01L23/5223 ,  H01L23/5226 ,  H01L28/00 ,  H01L29/4175 ,  H01L2224/48091 ,  H01L2224/4813 ,  H01L2224/48464 ,  H01L2924/00014 ,  H01L27/02

摘要： 本申请公开了使用前侧深沟槽刻蚀隔离电路元件。一种集成电路(400，图4)通过以下方式形成：形成穿过互连区域(404)的至少部分的隔离沟槽(430、432、434)，该沟槽深入集成电路的基板(402)中至少40微米，至少200微米的基板材料留在隔离沟槽下方。介电材料(434)在不大于320℃的基板温度下形成在隔离沟槽中以形成隔离结构(424)，该隔离结构(424)将集成电路的隔离区域(438)与基板的至少部分分隔。隔离区域包含隔离组件(406)。集成电路的隔离区域可为基板中的区域，和/或互连区域中的区域。隔离区域可为基板的第一部分，其与基板的第二部分侧向地分隔。隔离区域可为在隔离结构上方的互连区域的部分。