一种具有芯板结构的奇数层积层电路板的制作方法

    公开(公告)号:CN116507047B

    公开(公告)日:2023-12-15

    申请号:CN202310753182.9

    申请日:2023-06-26

    IPC分类号: H05K3/46 H05K3/00 H05K3/42

    摘要: 本发明公开了具有芯板结构的奇数层积层电路板的制作方法,包括芯板埋孔及线路制作;在芯板上下两侧积层压合PP和铜箔,并完成该层的线路制作;重复S2,上下两侧积层压合PP和铜箔,直至积层完成后层数达到(N‑1)层,N为奇数;在顶面积层或底面积层增加铜箔保护层;分别在铜箔保护层上和非铜箔保护层的积层的一面镀铜;在非铜箔保护层的积层进行线路制作;去除铜箔保护层;将第N层积层压合在非铜箔保护层的一面;通过增加保护铜箔,可以实现外层孔金属化、镀铜及线路同时加工,且两层铜厚一致;可以避免外层铜箔在制作过程中擦花等风险,进而保证产品品质;同时可以省去铜层减薄步骤;使外层激光钻孔时,孔型及孔径符合要求。

    一种具有CORE结构的奇数层积层电路板的制作方法

    公开(公告)号:CN116507047A

    公开(公告)日:2023-07-28

    申请号:CN202310753182.9

    申请日:2023-06-26

    IPC分类号: H05K3/46 H05K3/00 H05K3/42

    摘要: 本发明公开了具有CORE结构的奇数层积层电路板的制作方法,包括芯板埋孔及线路制作;在芯板上下两侧积层压合PP和铜箔,并完成该层的线路制作;重复S2,上下两侧积层压合PP和铜箔,直至积层完成后层数达到(N‑1)层,N为奇数;在顶面积层或底面积层增加铜箔保护层;分别在铜箔保护层上和非铜箔保护层的积层的一面镀铜;在非铜箔保护层的积层进行线路制作;去除铜箔保护层;将第N层积层压合在非铜箔保护层的一面;通过增加保护铜箔,可以实现外层孔金属化、镀铜及线路同时加工,且两层铜厚一致;可以避免外层铜箔在制作过程中擦花等风险,进而保证产品品质;同时可以省去铜层减薄步骤;使外层激光钻孔时,孔型及孔径符合要求。