一种台阶焊盘结构及其测试方法

    公开(公告)号:CN115656789A

    公开(公告)日:2023-01-31

    申请号:CN202211672512.3

    申请日:2022-12-26

    IPC分类号: G01R31/28

    摘要: 本发明属于PCB技术领域,提供一种台阶焊盘结构及其测试方法,包括以下:台阶槽邦定IC增设引线及假焊盘;包括在台阶槽邦定IC的外侧铣槽位置增设引线,以及引线尾部增设假焊盘做测试点;台阶槽邦定IC测试文件设置;包括设置内层邦定IC测试文件与外层ET测试文件结合;台阶槽邦定IC测试工艺流程设置。本发明在台阶槽邦定IC铣槽位置增设引线及假焊盘,无论是采用外层揭盖后直接测试或者按内外层分歩方式测试,均可大幅提升测试效率,同时规避IC焊盘测试针印,确保IC焊盘平整度,满足产品邦定要求。

    一种台阶焊盘结构及其测试方法

    公开(公告)号:CN115656789B

    公开(公告)日:2024-04-09

    申请号:CN202211672512.3

    申请日:2022-12-26

    IPC分类号: G01R31/28

    摘要: 本发明属于PCB技术领域,提供一种台阶焊盘结构及其测试方法,包括以下:台阶槽邦定IC增设引线及假焊盘;包括在台阶槽邦定IC的外侧铣槽位置增设引线,以及引线尾部增设假焊盘做测试点;台阶槽邦定IC测试文件设置;包括设置内层邦定IC测试文件与外层ET测试文件结合;台阶槽邦定IC测试工艺流程设置。本发明在台阶槽邦定IC铣槽位置增设引线及假焊盘,无论是采用外层揭盖后直接测试或者按内外层分歩方式测试,均可大幅提升测试效率,同时规避IC焊盘测试针印,确保IC焊盘平整度,满足产品邦定要求。

    一种大功率半导体激光器驱动保护电路

    公开(公告)号:CN211126439U

    公开(公告)日:2020-07-28

    申请号:CN201922079457.7

    申请日:2019-11-27

    IPC分类号: H01S5/042 G05F1/571

    摘要: 本实用新型提供一种大功率半导体激光器驱动保护电路,所述第一电容两端分别与第二电压输入端、第一电阻连接,所述第二电容两端分别与第二电压输入端、第三电阻连接,所述第三电阻的另一端与MOS管的S极连接;所述MOS管的D极与大功率半导体激光器的一端连接,所述MOS管的G极与第二稳压管的一端连接;所述第一电压输入端与第五电阻的一端连接,所述第五电阻的另一端与第二稳压管连接;所述第一稳压器与大功率半导体激光器连接;所述第二电阻、第三电容并联设置于第一稳压管与大功率半导体激光器之间的电路。本实用新型通过调整MOS管门级电压来实现对大功率器件恒流驱动,使大功率激光器稳定可控的工作。(ESM)同样的发明创造已同日申请发明专利

    一种锡炉焊接治具
    8.
    实用新型

    公开(公告)号:CN207577626U

    公开(公告)日:2018-07-06

    申请号:CN201721817897.2

    申请日:2017-12-22

    IPC分类号: B23K3/08 B23K37/04

    摘要: 本实用新型公开了一种锡炉焊接治具,包括自下而上依次连接的底板、隔锡挡板、物料固定平台;底板四个拐角各安装一个定位梢,隔锡挡板的四个拐角各开一个用于固定底板和隔锡挡板的螺丝孔,隔锡挡板两端分别安装两个第一磁石,物料固定平台两端分别安装两个第二磁石,第一磁石和第二磁石相互吸合将隔锡挡板、物料固定平台连接在一起。本实用新型整个治具有4个定位梢,用于固定PCBA。1个物料固定平台,用于固定直插式的插件料和治具的按压。固定平台上安装1个手柄,在焊接中方便按压并可以避开锡炉的高温,方便作业。通过治具物料固定平台改善直插式的插件料的焊接中因锡膏的平波方式与治具的按压造成应力相对使物料浮高或歪斜问题。

    一种FPGA上电IO口输出延时电路

    公开(公告)号:CN206727983U

    公开(公告)日:2017-12-08

    申请号:CN201720626798.X

    申请日:2017-06-01

    IPC分类号: H03K19/0175

    摘要: 本实用新型公开了一种FPGA上电IO口输出延时电路,包括延时芯片U29和RC电路U2,所述延时芯片U29的 管脚与RC电路U2的引脚2连接;延时芯片U29的VBATT管脚串联电阻R1接到供电电压接口P5上;所述延时芯片U29的VCC管脚串联电阻R2接到供电电压接口P5上以及串联电容C1接地;所述延时芯片U29的GND管脚接地;所述RC电路U2的引脚1连接控制信号MCU_CTR。本FPGA上电IO口输出延时电路,采用MAX704ESA作为延时器件,供电管脚加入RC电路,用作延时时间调整;可以避免FPGA电路在上电过程中,由于FPGA IO管脚输出状态的不确定,所导致的误触发。提高产品的可靠性与稳定性,避免误触发导致不可估量的损失。