-
公开(公告)号：CN113270126B
公开(公告)日：2025-01-21
申请号：CN202110133869.3
申请日：2021-02-01
Applicant: 意法半导体国际有限公司 , 意法半导体股份有限公司
Abstract: 本公开的实施例涉及流访问存储器设备、系统和方法。一种系统包括随机存取存储器，该随机存取存储器被组织成可单独寻址的字。流访问控制电路装置被耦合到随机存取存储器的字线。流访问控制电路装置通过生成控制信号以驱动字线流访问确定区域的多个可单独寻址的字来对用于访问随机存取存储器的确定区域的多个可单独寻址的字的请求做出响应。该请求指示与确定区域相关联的偏移和与流访问相关联的模式。
-
公开(公告)号：CN108268941B
公开(公告)日：2022-05-31
申请号：CN201710911135.7
申请日：2017-09-29
Applicant: 意法半导体股份有限公司 , 意法半导体国际有限公司
Abstract: 本公开涉及深度卷积网络异构架构。实施例针对实现深度卷积网络异构架构的片上系统(SoC)。SoC包括系统总线、耦合到系统总线的多个可寻址存储器阵列、耦合到系统总线的至少一个应用处理器核心以及耦合到系统总线的可配置的加速器框架。可配置的加速器框架是图像和深度卷积神经网络(DCNN)协同处理系统。SoC还包括耦合到系统总线的多个数字信号处理器(DSP)，其中多个DSP与可配置的加速器框架协调功能来执行DCNN。
-
公开(公告)号：CN112987898A
公开(公告)日：2021-06-18
申请号：CN202011456888.1
申请日：2020-12-11
Applicant: 意法半导体股份有限公司 , 意法半导体国际有限公司
IPC: G06F1/26
Abstract: 本公开的实施例涉及计算系统功率管理设备、系统和方法。提供了系统和设备使得能够对存储器内的多个存储器电路(例如多个存储器单元阵列)中的每个存储器电路的保持或激活状态进行粒度控制。多个存储器阵列中的每个相应的存储器阵列被耦合到相应的镇流器驱动器和相应的存储器阵列的相应的激活存储器信号开关。一个或多个电压调节器被耦合到镇流器驱动器栅极节点和相应存储器阵列中的至少一个存储器阵列的偏置节点。在操作中，相应的存储器阵列的相应的激活存储器信号开关使得相应的存储器阵列在相应的存储器阵列的激活状态与相应的存储器阵列的保持状态之间转换。
-
公开(公告)号：CN108268941A
公开(公告)日：2018-07-10
申请号：CN201710911135.7
申请日：2017-09-29
Applicant: 意法半导体股份有限公司 , 意法半导体国际有限公司
CPC classification number: G06N3/063 , G06F9/44505 , G06F13/4022 , G06F15/7817 , G06F17/505 , G06F17/5054 , G06N3/04 , G06N3/0445 , G06N3/08
Abstract: 本公开涉及深度卷积网络异构架构。实施例针对实现深度卷积网络异构架构的片上系统(SoC)。SoC包括系统总线、耦合到系统总线的多个可寻址存储器阵列、耦合到系统总线的至少一个应用处理器核心以及耦合到系统总线的可配置的加速器框架。可配置的加速器框架是图像和深度卷积神经网络(DCNN)协同处理系统。SoC还包括耦合到系统总线的多个数字信号处理器(DSP)，其中多个DSP与可配置的加速器框架协调功能来执行DCNN。
-
公开(公告)号：CN112529170A
公开(公告)日：2021-03-19
申请号：CN202010978759.2
申请日：2020-09-17
Applicant: 意法半导体股份有限公司 , 意法半导体国际有限公司
Abstract: 本公开的各实施例涉及神经网络处理器中的可变时钟自适应。提供了系统和设备，以经由计算驱动的闭环动态时钟控制来提高一个或多个神经网络的计算效率和/或功率效率。基于指示神经网络的处理任务的当前帧执行速率的信息和参考时钟信号来生成时钟频率控制字。时钟生成器基于时钟频率控制字来生成神经网络的时钟信号。参考频率可以用于生成时钟频率控制字，并且参考频率可以基于指示训练帧的数据的稀疏性的信息。
-
Patent Agency Ranking
公开(公告)号：CN112070219A
公开(公告)日：2020-12-11
申请号：CN202010518406.4
申请日：2020-06-09
Applicant: 意法半导体股份有限公司 , 意法半导体国际有限公司
Abstract: 本公开的实施例涉及用于存储器内计算的元件。布置在多个列和多个行中的存储器阵列。计算电路各自根据对应列中的单元值来推算计算值。列复用器循环通过多个数据线，多个数据线各自与计算电路相对应。集群循环管理电路装置基于存储计算集群的数据的列的数目来确定复用器循环的数目。当列复用器循环通过数据线时，感测电路经由列复用器从计算电路获得计算值。感测电路组合在确定数目的复用器循环内所获得的计算值。第一时钟可以启动复用器，以循环通过其数据线达确定数目的复用器循环，并且第二时钟可以启动每个个体循环。复用器或附加电路装置可以用于修改数据被写入列的顺序。
-
公开(公告)号：CN113270126A
公开(公告)日：2021-08-17
申请号：CN202110133869.3
申请日：2021-02-01
Applicant: 意法半导体国际有限公司 , 意法半导体股份有限公司
Abstract: 本公开的实施例涉及流访问存储器设备、系统和方法。一种系统包括随机存取存储器，该随机存取存储器被组织成可单独寻址的字。流访问控制电路装置被耦合到随机存取存储器的字线。流访问控制电路装置通过生成控制信号以驱动字线流访问确定区域的多个可单独寻址的字来对用于访问随机存取存储器的确定区域的多个可单独寻址的字的请求做出响应。该请求指示与确定区域相关联的偏移和与流访问相关联的模式。
-
公开(公告)号：CN112463354A
公开(公告)日：2021-03-09
申请号：CN202010937360.X
申请日：2020-09-08
Applicant: 意法半导体股份有限公司 , 意法半导体国际有限公司
Abstract: 本公开的实施例涉及在容错系统中以较低的Vmin操作的经标记的存储器。一种存储器管理电路装置，被布置为多个存储器单元。存储器单元被配置为以确定的电压操作。耦合到多个存储器单元的存储器管理电路装置将多个存储器单元中的第一集合标记为低电压单元，并且将多个存储器单元中的第二集合标记为高电压单元。基于标记，电源将低电压提供给存储器单元中的第一集合，并且将高电压提供给存储器单元中的第二集合。
-
公开(公告)号：CN214504409U
公开(公告)日：2021-10-26
申请号：CN202022969368.2
申请日：2020-12-11
Applicant: 意法半导体股份有限公司 , 意法半导体国际有限公司
IPC: G06F15/78
Abstract: 本公开的实施例涉及片上系统设备、计算系统以及存储器设备。提供了系统和设备使得能够对存储器内的多个存储器电路(例如多个存储器单元阵列)中的每个存储器电路的保持或激活状态进行粒度控制。多个存储器阵列中的每个相应的存储器阵列被耦合到相应的镇流器驱动器和相应的存储器阵列的相应的激活存储器信号开关。一个或多个电压调节器被耦合到镇流器驱动器栅极节点和相应存储器阵列中的至少一个存储器阵列的偏置节点。在操作中，相应的存储器阵列的相应的激活存储器信号开关使得相应的存储器阵列在相应的存储器阵列的激活状态与相应的存储器阵列的保持状态之间转换。
-
公开(公告)号：CN207440765U
公开(公告)日：2018-06-01
申请号：CN201721271902.4
申请日：2017-09-29
Applicant: 意法半导体股份有限公司 , 意法半导体国际有限公司
IPC: G06F15/78
CPC classification number: G06N3/063 , G06N3/0454
Abstract: 本公开涉及片上系统和移动计算设备。实施例针对实现深度卷积网络异构架构的片上系统(SoC)。SoC包括系统总线、耦合到系统总线的多个可寻址存储器阵列、耦合到系统总线的至少一个应用处理器核心以及耦合到系统总线的可配置的加速器框架。可配置的加速器框架是图像和深度卷积神经网络(DCNN)协同处理系统。SoC还包括耦合到系统总线的多个数字信号处理器(DSP)，其中多个DSP与可配置的加速器框架协调功能来执行DCNN。(ESM)同样的发明创造已同日申请发明专利
-
-
-
-
-
-
-
-
-
Search Results
25
records
(took 0.036 seconds)
