-
公开(公告)号:CN108122581A
公开(公告)日:2018-06-05
申请号:CN201710441604.3
申请日:2017-06-13
Applicant: 意法半导体股份有限公司 , 意法半导体(鲁塞)公司
CPC classification number: G11C16/16 , G11C16/26 , G11C16/3445
Abstract: 公开了用于减少存储器操作时间的方法以及非易失性存储器设备。一种用于减少非易失性存储器设备(10)中的存储器操作时间的方法,该非易失性存储器设备具有包括多个存储器单元(1)的存储器阵列(12),该方法设想:通过应用第一偏置配置对存储器单元(1)的集合进行该存储器操作的第一执行;存储与该第一偏置配置相关联的信息;通过应用根据该存储的与该第一偏置配置相关联的信息而确定的第二偏置配置来对相同存储器单元(1)的集合执行该存储器操作的在该第一执行之后的第二执行。
-
公开(公告)号:CN107545925A
公开(公告)日:2018-01-05
申请号:CN201611201116.7
申请日:2016-12-22
Applicant: 意法半导体(克洛尔2)公司 , 意法半导体(鲁塞)公司 , 意法半导体股份有限公司
Abstract: 本申请涉及用于长时间常数电路级的读取电路和相应的读取方法。一种用于电荷保持电路级的读取电路,配备有:连接在第一偏置端子和浮置节点之间的存储电容器;以及连接在浮置节点和参考端子之间的放电元件,用于通过经由相应电介质的泄漏对存储在存储电容器中的电荷进行放电。读取电路还具有:运算放大器,其具有连接到浮置节点并接收读取电压的第一输入端子、接收参考电压的第二输入端子和在其上提供输出电压的输出端子,输出电压的值取决于读取电压和参考电压之间的比较并且指示存储电容器中的剩余电荷。在对用于提供输出电压的参考电压与读取电压之间进行比较之前,移位级移位浮置节点的读取电压的值。
-
公开(公告)号:CN107305779A
公开(公告)日:2017-10-31
申请号:CN201611081849.1
申请日:2016-11-30
Applicant: 意法半导体股份有限公司 , 意法半导体(鲁塞)公司
Abstract: 本发明的实施例涉及用于存储器设备的感测放大器。一种读取放大器电路包括具有第一输入和第二输入的核心,第一和第二输入用于在测量阶段接收来自存储器设备的第一位线和第二位线的差分信号。该电路还包括具有以交叉方式耦合的两个反相器的存储器元件。第一和第二输入分别经由两个转移电容器连接至反相器的两个电源节点。第一可控电路被配置为在测量阶段之前的初始阶段期间以及在测量阶段期间临时地使存储器元件浮置。
-
公开(公告)号:CN114067884A
公开(公告)日:2022-02-18
申请号:CN202110899221.7
申请日:2021-08-05
Applicant: 意法半导体股份有限公司 , 意法半导体(鲁塞)公司
Abstract: 本公开的实施例涉及用于存储器中卷积计算的方法和对应的集成电路。在一个实施例中,一种用于利用权重因子对输入值进行卷积计算(CNVL)的方法包括将输入值转换为电压信号,并且在相应时隙之上在非易失性存储器点阵列中的所选择的位线上连续施加电压信号,每个存储器点包括耦合到位线并且具有与权重因子相对应的电阻状态的相变电阻存储器单元、以及与相变电阻存储器单元串联耦合并且具有与字线耦合的基极端子的双极选择晶体管,其中相应电压信号偏置相应相变存储器单元,在连续时隙之上对由偏置相应相变电阻存储器单元的电压信号产生、并且流过所选择的字线的读取电流进行积分,并且将积分后的读取电流转换为输出值。
-
公开(公告)号:CN106782652B
公开(公告)日:2021-03-26
申请号:CN201610363597.5
申请日:2016-05-26
Applicant: 意法半导体股份有限公司 , 意法半导体(鲁塞)公司
Abstract: 一种非易失性存储器设备(1)的感测放大器电路(10),设置有:偏置级(11),其偏置存储器阵列(2)的位线(BL)用于在存储器单元(3)中存储的数据的读取操作的预充电步骤期间对其预充电;电流至电压变换器级(12),具有差分配置以及第一电路支路(12a)和第二电路支路(12b),其在预充电步骤之后的数据读取步骤期间在相应比较输入(INa,INb)上接收单元电流(Icell)和参考电流(Iref),每个电流具有相应放大模块(22a,22b),放大模块生成相应经放大的电压(Va,Vb),输出电压(Vout)是经放大的电压(Va,Vb)之间的差异的函数并且指示数据的值。电容步长模块(26)在第一预充电步骤期间检测并且存储第一与第二电路支路之间的偏移,并且在数据读取步骤期间补偿输出电压(Vout)中的这一偏移。
-
公开(公告)号:CN107544237B
公开(公告)日:2020-04-03
申请号:CN201611228455.4
申请日:2016-12-27
Applicant: 意法半导体(克洛尔2)公司 , 意法半导体(鲁塞)公司 , 意法半导体股份有限公司
IPC: G04F13/00
Abstract: 一种测试电路(19),包括用于测量时间间隔的电荷保持电路级(1),电荷保持电路级设置有:存储电容器(2),连接在第一偏置端子(3a)与浮置节点(4)之间;以及放电元件(6),连接在浮置节点(4)与参考端子(7)之间,用于通过穿过对应的电介质的泄漏对存储在存储电容器中的电荷放电。测试电路设想:偏置级(24),用于将浮置节点偏置处于读取电压(VL);检测级(30,32),用于检测读取电压的偏置值(VL(t0));以及积分器级(20),具有耦合至浮置节点的测试电容器(28),用于实现对放电元件中的放电电流(iL)与保持恒定处于偏置值的读取电压的积分运算,以及确定根据积分运算变化的放电元件的有效电阻值(RL')。
-
公开(公告)号:CN107103922A
公开(公告)日:2017-08-29
申请号:CN201610605150.4
申请日:2016-07-27
Applicant: 意法半导体(鲁塞)公司 , 意法半导体股份有限公司
IPC: G11C7/06
Abstract: 本公开涉及具有偏移补偿的动态感测放大器。一种设备,包括第一和第二反相器,每个反相器具有信号输入、信号输出、高电压供电端子和低电压供电端子。第一反相器的信号输入耦合至第二反相器的信号输出,并且第二反相器的信号输入耦合至第一反相器的信号输出。第一晶体管具有耦合至电源节点的第一导电端子、耦合至第一反相器的高电压供电端子的第二导电端子以及耦合至第一节点的控制端子。第二晶体管具有耦合至电源节点的第一导电端子、耦合至第二反相器的高电压供电端子的第二导电端子以及耦合至第二节点的控制端子。第一和第二位线电容性地耦合至第一和第二节点。
-
公开(公告)号:CN113437955B
公开(公告)日:2024-07-09
申请号:CN202110310136.2
申请日:2021-03-23
Applicant: 意法半导体股份有限公司 , 意法半导体(鲁塞)公司
Abstract: 本公开的实施例涉及上电复位电路和对应的电子设备。一种实施例上电复位电路,具有接收电源电压的电源输入,生成复位信号,其值在电源电压超过POR检测电平时切换。上电复位电路具有:PTAT级,具有左支路和右支路,并且当电源电压达到POR检测电平时,在左支路和右支路中循环的电流之间生成电流平衡条件;以及输出级,被耦合到PTAT级并生成复位信号,其值在PTAT级出现电流平衡条件时切换。上电复位电路进一步包括检测电平生成级,被耦合到PTAT级作为其中心支路以定义POR检测电平的值。
-
公开(公告)号:CN107305779B
公开(公告)日:2021-01-19
申请号:CN201611081849.1
申请日:2016-11-30
Applicant: 意法半导体股份有限公司 , 意法半导体(鲁塞)公司
Abstract: 本发明的实施例涉及用于存储器设备的感测放大器。一种读取放大器电路包括具有第一输入和第二输入的核心,第一和第二输入用于在测量阶段接收来自存储器设备的第一位线和第二位线的差分信号。该电路还包括具有以交叉方式耦合的两个反相器的存储器元件。第一和第二输入分别经由两个转移电容器连接至反相器的两个电源节点。第一可控电路被配置为在测量阶段之前的初始阶段期间以及在测量阶段期间临时地使存储器元件浮置。
-
公开(公告)号:CN107544237A
公开(公告)日:2018-01-05
申请号:CN201611228455.4
申请日:2016-12-27
Applicant: 意法半导体(克洛尔2)公司 , 意法半导体(鲁塞)公司 , 意法半导体股份有限公司
IPC: G04F13/00
Abstract: 一种测试电路(19),包括用于测量时间间隔的电荷保持电路级(1),电荷保持电路级设置有:存储电容器(2),连接在第一偏置端子(3a)与浮置节点(4)之间;以及放电元件(6),连接在浮置节点(4)与参考端子(7)之间,用于通过穿过对应的电介质的泄漏对存储在存储电容器中的电荷放电。测试电路设想:偏置级(24),用于将浮置节点偏置处于读取电压(VL);检测级(30,32),用于检测读取电压的偏置值(VL(t0));以及积分器级(20),具有耦合至浮置节点的测试电容器(28),用于实现对放电元件中的放电电流(iL)与保持恒定处于偏置值的读取电压的积分运算,以及确定根据积分运算变化的放电元件的有效电阻值(RL')。
-
-
-
-
-
-
-
-
-