公开(公告)号：CN109390370B

公开(公告)日：2023-08-01

申请号：CN201810652382.4

申请日：2018-06-22

申请人： 新加坡商格罗方德半导体私人有限公司

发明人： 布山·巴拉特 ,  陈元文 ,  岑柏湛 ,  蒋懿 ,  易万兵

IPC分类号： H10B61/00 ,  H10N50/01

摘要： 本发明涉及具有存储单元的集成电路及其产生方法，所提供的是集成电路及其产生方法。在一例示性具体实施例中，集成电路包括具有埋置型绝缘体层、及上覆于该埋置型绝缘体层的主动层的衬底。晶体管上覆于该埋置型绝缘体层，并且存储单元下伏于该埋置型绝缘体层。如此，该存储单元与该晶体管位在该埋置型绝缘体层的相反面上。

公开(公告)号：CN105977202B

公开(公告)日：2019-05-28

申请号：CN201610144634.3

申请日：2016-03-14

申请人： 新加坡商格罗方德半导体私人有限公司

发明人： D·P-C·沈 ,  陈元文 ,  蒋懿 ,  易万兵 ,  傅仰伟 ,  丛海

IPC分类号： H01L21/768 ,  H01L27/22

摘要： 本发明涉及具有低k互连的逻辑装置的整合式磁性随机存取存储器。具体揭示一种装置及形成装置的方法。该方法包括设置一基板与一在该基板的第一、第二及第三区域上的第一上介电层。该第一上介电层在该第一及第二区域中包含一具有多个金属线路的第一上互连层。MRAM存储器单元包含一夹在顶端及底端电极之间的MTJ组件并形成在第二区域中。底端电极直接接触至第二区域的第一上互连层中的金属线路。介电层包含一在第一区域中具有双镶崁互连且在第二区域中具有镶崁互连的第二上互连层，并设置于第一上互连层上。第一区域中的双镶崁互连耦接至第一区域中的金属线路，而第二区域中的镶崁互连耦接至MTJ组件。

公开(公告)号：CN105977202A

公开(公告)日：2016-09-28

申请号：CN201610144634.3

申请日：2016-03-14

申请人： 新加坡商格罗方德半导体私人有限公司

发明人： D·P-C·沈 ,  陈元文 ,  蒋懿 ,  易万兵 ,  傅仰伟 ,  丛海

IPC分类号： H01L21/768 ,  H01L27/22

摘要： 本发明涉及具有低k互连的逻辑装置的整合式磁性随机存取记忆体。具体揭示一种装置及形成装置的方法。该方法包括设置一基板与一在该基板的第一、第二及第三区域上的第一上介电层。该第一上介电层在该第一及第二区域中包含一具有多个金属线路的第一上互连层。MRAM记忆胞包含一夹在顶端及底端电极之间的MTJ组件并形成在第二区域中。底端电极直接接触至第二区域的第一上互连层中的金属线路。介电层包含一在第一区域中具有双镶崁互连且在第二区域中具有镶崁互连的第二上互连层，并设置于第一上互连层上。第一区域中的双镶崁互连耦接至第一区域中的金属线路，而第二区域中的镶崁互连耦接至MTJ组件。

公开(公告)号：CN109390370A

公开(公告)日：2019-02-26

申请号：CN201810652382.4

申请日：2018-06-22

申请人： 新加坡商格罗方德半导体私人有限公司

发明人： 布山·巴拉特 ,  陈元文 ,  岑柏湛 ,  蒋懿 ,  易万兵

IPC分类号： H01L27/22 ,  H01L43/12

摘要： 本发明涉及具有存储单元的集成电路及其产生方法，所提供的是集成电路及其产生方法。在一例示性具体实施例中，集成电路包括具有埋置型绝缘体层、及上覆于该埋置型绝缘体层的主动层的衬底。晶体管上覆于该埋置型绝缘体层，并且存储单元下伏于该埋置型绝缘体层。如此，该存储单元与该晶体管位在该埋置型绝缘体层的相反面上。