-
公开(公告)号：CN117080260A
公开(公告)日：2023-11-17
申请号：CN202310411333.2
申请日：2023-04-17
申请人： 新加坡商格罗方德半导体私人有限公司
IPC分类号： H01L29/747 , H01L29/06 , H01L21/332 , H01L27/02
摘要： 本申请涉及用于静电放电保护的硅控整流器，提供硅控整流器的结构以及形成硅控整流器的结构的方法。该结构包括位于半导体衬底中的第一阱及第二阱。该第一阱具有第一导电类型，且该第二阱具有与该第一导电类型相反的第二导电类型。该结构还包括第一端子以及第二端子，该第一端子具有掺杂区且该掺杂区具有位于该第一阱中的部分，该第二端子包括具有位于该第一阱中的部分的第二掺杂区以及位于该第二阱中的第三掺杂区。该第一及第二掺杂区具有该第二导电类型，该第三掺杂区具有该第一导电类型，且该第二掺杂区沿横向方向设置于该第一掺杂区与该第三掺杂区间。
-
公开(公告)号：CN110021701B
公开(公告)日：2023-08-11
申请号：CN201811479247.0
申请日：2018-12-05
申请人： 新加坡商格罗方德半导体私人有限公司
IPC分类号： H10N50/01 , H10N50/80 , H10B61/00 , H01L23/552
摘要： 本发明涉及STT‑MRAM覆晶磁屏蔽及其制造方法，提供数种在覆晶封装件内磁屏蔽垂直STT‑MRAM结构的所有六面的方法及所产生的装置。数个具体实施例包括：在晶圆的上表面及铝焊垫的外部上方形成钝化堆栈；在该钝化堆栈上方形成聚合物层；在该铝焊垫、该聚合物层的数个部分上方且沿着该聚合物层的侧壁形成UBM层；在该UBM层上方形成T形铜柱；在该T形铜柱上方形成μ‑凸块；将该晶圆切成多个晶粒；在各晶粒的底面上方形成环氧树脂层；在该环氧树脂层上方且沿着各晶粒、该环氧树脂层、该钝化堆栈及该聚合物层的侧壁形成磁屏蔽层；以及使该μ‑凸块连接至具有数个BGA球的封装衬底。
-
公开(公告)号：CN109390370B
公开(公告)日：2023-08-01
申请号：CN201810652382.4
申请日：2018-06-22
申请人： 新加坡商格罗方德半导体私人有限公司
摘要： 本发明涉及具有存储单元的集成电路及其产生方法，所提供的是集成电路及其产生方法。在一例示性具体实施例中，集成电路包括具有埋置型绝缘体层、及上覆于该埋置型绝缘体层的主动层的衬底。晶体管上覆于该埋置型绝缘体层，并且存储单元下伏于该埋置型绝缘体层。如此，该存储单元与该晶体管位在该埋置型绝缘体层的相反面上。
-
公开(公告)号：CN109411466B
公开(公告)日：2023-07-18
申请号：CN201810550609.4
申请日：2018-05-31
申请人： 新加坡商格罗方德半导体私人有限公司
IPC分类号： H01L27/02
摘要： 本发明涉及用于ESD保护的高保持高电压FET及其制造方法，提供一种在源极侧形成具有自对准P+植入物与LVPW区的LDMOS的方法、以及所产生的装置。具体实施例包括形成位在p型衬底中的DNWELL；形成位在该DNWELL中的PWHV；形成位在该DNWELL中的NW；形成位在该PWHV中的LVPW；形成穿过该LVPW并分别穿过该DNWELL与NW的STI结构；形成位在该PWHV上方的栅极；形成位在该LVPW中的第一与第二P+植入物，该第二P+植入物的边缘与该栅极的边缘对准；形成位在该LVPW中介于该第一STI结构与该第二P+植入物之间的第一N+植入物、及位在该NW中相邻于该第二STI结构的第二N+；以及形成分别位在该第一与第二P+与N+植入物上方的接触部、及位在该第二N+植入物上方的电接触部。
-
公开(公告)号：CN110061030B
公开(公告)日：2023-06-06
申请号：CN201811540906.7
申请日：2018-12-17
申请人： 新加坡商格罗方德半导体私人有限公司
摘要： 本发明涉及在集成电路产品上防护嵌入式MRAM阵列的方法，本文中所揭示的一种示例方法包括在半导体衬底上方形成集成电路产品的MRAM存储器阵列及多个周边电路；在该衬底上方形成图案化含金属防护材料层，该图案化含金属防护材料层覆盖该MRAM存储器阵列，但使位于该多个周边电路上方的区域暴露；以及利用就位的该图案化含金属防护材料层，在该集成电路产品上执行硅悬键钝化退火制程。
-
公开(公告)号：CN108447867B
公开(公告)日：2022-07-05
申请号：CN201810014566.8
申请日：2018-01-08
申请人： 新加坡商格罗方德半导体私人有限公司
IPC分类号： H01L27/11521 , H01L27/11524 , H01L27/11526 , H01L27/11529 , H01L27/11531
摘要： 本发明涉及非易失性存储装置的交接点布局，揭露一种装置及形成该装置的方法。该方法包括提供制备有存储单元区域的衬底以及形成存储单元对于该单元区域中。该存储单元对包括第一分离栅极存储单元以及第二分离栅极存储单元。各存储单元包括作为存取栅极的第一栅极，相邻于该第一栅极的第二栅极，该第二栅极作为存储栅极，第一S/D区域邻接该第一栅极以及第二S/D区域邻接该第二栅极。该方法还包括形成硅化物接触件于拾取点区域中的栅极导电体以及第一S/D区域以及暴露的掩埋共同的源线上的衬底上，以增加至一延伸位移距离DE的字元线以及源线区域中的位移距离，而避免该第一偏移存取栅极导电体以及存储单元对的行的相邻存取栅极导电体之间的短路。
-
公开(公告)号：CN110176486B
公开(公告)日：2022-06-21
申请号：CN201910040363.0
申请日：2019-01-16
申请人： 新加坡商格罗方德半导体私人有限公司
IPC分类号： H01L29/06 , H01L29/78 , H01L21/336
摘要： 本发明涉及低导通电阻的高电压金属氧化物半导体晶体管，所揭示为一种具有低导通电阻的高电压晶体管。该晶体管可包括位在该晶体管的漏极底下漂移区中的至少一个切出区。该切出区没有将该漏极连接至通道的漂移阱。切出区可沿着该晶体管的该漏极区的宽度方向分布。该晶体管可替代地或更包括围绕装置区的垂直多晶硅板。可将该垂直多晶硅板实施为深沟槽隔离区。该深沟槽隔离区包括以绝缘环内衬并以多晶硅填充的深沟槽。该垂直多晶硅板降低导通电阻，以提升装置效能。
-
公开(公告)号：CN114563740A
公开(公告)日：2022-05-31
申请号：CN202111132926.2
申请日：2021-09-27
申请人： 新加坡商格罗方德半导体私人有限公司
摘要： 本发明涉及磁场传感器和制造磁场传感器的方法，该磁场传感器可包含具有平坦表面的半导体结构以及第一、第二及第三感测装置。该半导体结构可包含其中具有二维电子气的半导体构件及设置在该半导体构件上的绝缘体构件。该第一感测装置可配置为感测沿平行于该平坦表面的第一轴的磁场。该第二感测装置可配置为感测沿着平行于该平坦表面且正交于该第一轴的第二轴的磁场。该第三感测装置可配置为感测沿与该平坦表面成直角的第三轴的磁场。该第一、第二及第三感测装置中的每个可形成于该半导体结构中，且可包含从该绝缘体构件延伸到该二维电子气的电极。
-
公开(公告)号：CN114122254A
公开(公告)日：2022-03-01
申请号：CN202111008771.1
申请日：2021-08-31
申请人： 新加坡商格罗方德半导体私人有限公司
IPC分类号： H01L45/00
摘要： 本发明涉及具有多个输入端子的电阻式存储器元件，揭示了电阻式存储器元件的结构以及形成电阻式存储器元件的结构的方法。该电阻式存储器元件具有第一电极、第二电极、第三电极、以及开关层。该第一电极与该开关层耦接，该第二电极与该开关层的侧表面耦接，且该第三电极与该开关层耦接。
-
公开(公告)号：CN114122053A
公开(公告)日：2022-03-01
申请号：CN202111020029.2
申请日：2021-09-01
申请人： 新加坡商格罗方德半导体私人有限公司
摘要： 本发明涉及具有嵌埋于开关层内的导电岛的电阻式存储器元件，揭示了电阻式存储器元件的结构以及形成电阻式存储器元件的结构的方法。该电阻式存储器元件包括第一开关层、第二开关层、导电间隙壁、第一电极、以及第二电极。该第一开关层包括位于该第一电极与该导电间隙壁之间的部分，该第二开关层包括位于该第二电极与该导电间隙壁之间的部分，且该导电间隙壁位于该第一开关层的该部分与该第二开关层的该部分之间。
-
-
-
-
-
-
-
-
-
搜索结果
194 条记录 (耗时 0.059 秒)
